En VHDL hay varias asignaciones que se realizan en forma condicionada.