Con el Virtex-5, Xilinx cambió el tejido de la lógica de la LUT de cuatro entradas por una LUT de seis entradas.