Tradicionalmente, la memoria dinámica de acceso aleatorio DRAM tenía una interfaz asíncrona, lo que significaba que el cambio de estado de la memoria se efectúa en un cierto tiempo (marcado por las características de la memoria) desde que cambian sus entradas.