A diferencia del lenguaje C, Verilog usa Begin/End en lugar de llaves para definir un bloque de código.