Normalmente solo se dispone de acceso a la compuerta vinculada con la capa P1, a excepción de los dispositivos PUT (Programmable Unijuntion Thiristors) que utilizan la compuerta GN