nglaura/koreascience-summarization huggingface dataset:
본 논문에서는 3레벨 인버터로 구동되는 IPMSM의 고주파 주입 센서리스 운전에서 중성점 전압 리플 저감을 제안한다. 고주파 전압 주입 기반의 센서리스 제어는 IPMSM의 저속 영역에서 일반적으로 사용하는 센서리스 제어 기법이다. 고주파 전압 주입을 이용한 IPMSM의 센서리스 제어 과정에서 중성점에서의 전압 리플이 증가하는 문제가 발생한다. 중성점에서의 큰 전압 리플은 출력 전류를 왜곡시킬 뿐만 아니라 직류단 커패시터의 수명을 단축시키므로 저감되어야 한다. 본 논문에서 제안하는 기법은 지령 전압에 적절한 값을 보상하여 중성점 전압 리플을 저감하며, 보상값은 지령 전압과 전류를 이용하여 간단히 계산한다. 제안하는 중성점 전압 리플 저감 기법의 타당성은 시뮬레이션을 통해 검증한다.

This paper proposes a neutral-point voltage ripple reduction of high frequency injection sensorless control of IPMSM fed by a three-level inverter. The high frequency voltage injection method has been successfully applied to sensorless control for IPMSM at low speed region. In the process of high frequency voltage injection sensorless control for IPMSM, the neutral-point voltage ripple is increased. It should be reduced because it distorts the output current and decreases a life time of DC-link capacitor. The proposed method in this paper reduces the neutral-point voltage ripple by compensating the reference voltage, and the compensation value is calculated simply with reference voltages and currents. The effectiveness of the proposed method is verified by simulation results.

(게재일: 2020.09.30)
이 연구는 청소년 대상 파이썬 활용 교육의 효과를 메타분석을 통해 정리하는 것을 목적으로 한다. 자료 분석을 위해 파이썬 활용 교육의 효과를 보고한 선행연구 6편을 선정하였다. 연구 결과를 정리하면 다음과 같다. 첫째, 파이썬 활용 교육의 전체 효과크기는 0.684로 나타났다. 둘째, 교육 효과를 종속변수 유형에 따라 비교 분석한 결과, 학업성취도 0.871, 인지적 영역 0.625, 정의적 영역 0.428로 나타났다. 셋째, 인지적 영역의 경우, 자기효능감 0.833, 문제해결능력 0.283, 컴퓨팅사고력 0.276, 코딩 역량 0.251의 순서로 나타났다. 넷째, 정의적 영역의 경우, 학습 흥미 0.56, 프로그래밍 흥미 0.417의 순서로 나타났다. 다섯째, 학교 급의 경우, 중학교 0.851, 고등학교 0.585, 대학교 0.435의 순서로 나타났다. 여섯째, 교과 영역의 경우, 수학 1.057, 디자인 0.595, 정보 0.585, 소프트웨어 0.28의 순서로 나타났다.

This study intends to examine effects of python education for adolescents. 6 primary studies were chosen through careful search process and investigated through meta-analysis. Research findings were as follows. The total effect size was 0.684. Second, the effect sizes of dependent variables were academic achievement 0.871, cognitive domain 0.625, and affective domain 0.428 in order. Third, for cognitive domain, the effect sizes were self-efficacy 0.833, problem-solving 0.283, computing thinking 0.276, and coding competency 0.251 in order. Fourth, for affective domain, the effect sizes were learning interest 0.560 and programming interest 0.417 in order. Fifth, regarding school level, the effect sizes were middle school 0.851, high school 0.585, and college 0.435 in order. Finally, for subject areas, the effect sizes were mathematics 1.057, design 0.595, information 0.585, and software 0.28 in order.

(게재일: 2020.12.01)
본 연구는 직업훈련기관장과 직업훈련교·강사를 대상으로 보수교육에 관한 요구를 조사하고, 이를 바탕으로 보수교육의 운영방향을 제시하고자 하였다. 이를 위해 직업훈련기관장 130명과 직업훈련교·강사 535명을 대상으로 설문조사를 실시하였다. 설문조사 결과 두 그룹 모두 보수교육의 필요성에 대해 대부분의 응답자들이 공감하였으며, 신기술 습득 및 교사로서의 역랑 향상에 대한 교육니즈가 높았다. 또한 보수교육 참여를 위한 장려방안 및 보수교육 참여 장애요소에 대해서도 조사결과를 분석하였다. 이를 바탕으로 보수교육 운영 방향성에 대한 시사점을 제시하였다.

The purpose of this study is to investigate the demands for supplementary training for the heads of vocational training institutions and vocational training teachers and instructors, and to suggest the direction of supplementary training. To this end, a survey was conducted with 130 heads of vocational training institutions and 535 vocational training teachers and instructors. As a result of the survey, most respondents were sympathized with the need for supplementary training in both group, and their training needs were high to acquire new skills and improve their skills as teachers. In addition, opinions were gathered on measures to encourage participation in supplementary training and factors that hinder participation in supplementary training. Based on this, suggestions were made for the direction of supplementary training.

(게재일: 2020.12.01)
최근 세계적으로 4차 산업혁명 변화에 대한 교육적 대응의 주요 방향이 인공지능(AI: Artificial Intelligence)과 로봇 중심의 미래산업 핵심기술 인재육성에 집중됨에 따라, 고등교육과 직업능력개발 분야에서도 인공지능 기술을 가진 융합적 인재 양성의 중요성이 강조되고 있다. 본 연구는 이와 같이 변화하는 환경을 고려하여 최근 맞춤형 교육훈련 흐름과 AI 융합형 인재 양성 교육을 실현하기 위해 "학습자 맞춤형 AI 융합형 인재양성" 훈련 프로그램을 기획하고 운영모델 방안을 수립하였다. 인공지능 및 교육혁신 전문가를 대상으로 총 2회차에 걸쳐 델파이 조사를 실시하여, 훈련프로그램 운영모델 기본구조, 교육과정, 운영전략의 하위 구성요소의 적합도를 검증하였다. 그리고 최종적으로 검증된 훈련 모델을 온라인 직업훈련 허브인 스마트 직업훈련 플랫폼(STEP)에 적용하여 AI 융합인재 양성 학습자 맞춤형 훈련모델 수립 방안을 제안하였다.

In response to changes in Fourth Industrial Revolution in recent years, the field of education has focused on development of the human resources in the areas of artificial intelligence (AI: Artificial Intelligence) and industrial robot. Due to particular interest in these areas, the importance of developing integrated human resources equipped with artificial intelligence technology is emphasized in higher education and vocational competence development. In regards to rapid changing environment, this study created a program "Fostering personalized AI integrated human resource" and established an operational model correspond to latest personalized education trend. The established operational model was conducted twice using Delphi survey with experts in AI and innovative education in order to verify the suitability of program's basic structure, training process, and the sub-components of the operational strategy. The final training model was applied to the online vocational training platform (STEP) and a plan was proposed to establish a personalized training model to foster an AI integrated competent individual.

(게재일: 2020.12.01)
몽고메리 모듈러 역원 연산을 확장 가능형 하드웨어로 구현하기 위한 방법에 대해 기술한다. 제안되는 확장 가능형 구조는 워드 (32-비트) 단위로 연산을 수행하는 처리요소의 1차원 배열 구조를 가지며, 사용되는 처리요소의 개수에 따라 성능과 하드웨어 크기를 조절할 수 있다. 설계된 확장 가능형 몽고메리 모듈러 역원기를 Spartan-6 FPGA 소자에 구현하여 하드웨어 동작을 검증하였다. 설계된 역원기를 180-nm CMOS 표준 셀로 합성한 결과, 사용되는 처리요소의 개수 1~10에 따라 동작 주파수는 167~131 MHz, 게이트 수는 60,000~91,000 GEs (gate equivalents)로 평가되었다. 256 비트 모듈러 역원 연산의 경우, 처리요소의 개수 1~10에 따라 평균 18.7~118.2 Mbps의 연산성능을 갖는 것으로 예측되었다. 제안된 확장 가능형 모듈러 역원 연산기는 사용되는 처리요소의 개수에 따라 연산성능과 게이트 수 사이에 교환조건이 성립하며, 따라서 응용분야에서 요구되는 연산성능과 하드웨어 요구량에 최적화된 모듈러 역원 연산회로를 구현할 수 있다.

This paper describes a method for scalable hardware implementation of modular inversion. The proposed scalable architecture has a one-dimensional array of processing elements (PEs) that perform arithmetic operations in 32-bit word, and its performance and hardware size can be adjusted depending on the number of PEs used. The hardware operation of the scalable processor for modular inversion was verified by implementing it on Spartan-6 FPGA device. As a result of logic synthesis with a 180-nm CMOS standard cells, the operating frequency was estimated to be in the range of 167 to 131 MHz and the gate counts were in the range of 60,000 to 91,000 gate equivalents when the number of PEs was in the range of 1 to 10. When calculating 256-bit modular inverse, the average performance was 18.7 to 118.2 Mbps, depending on the number of PEs in the range of 1 to 10. Since our scalable architecture for computing modular inversion in GF(p) has the trade-off relationship between performance and hardware complexity depending on the number of PEs used, it can be used to efficiently implement modular inversion processor optimized for performance and hardware complexity required by applications.

(게재일: 2020.09.30)
최근 기계학습에 대한 관심이 높아지고 연구가 활성화됨에 따라 다양한 기계학습 모델에서 최적의 하이퍼 파라미터 조합을 찾는 것이 중요해지고 있다. 본 논문에서는 다양한 하이퍼 파라미터 중에서 옵티마이저에 중점을 두고, 다양한 데이터에서 주요 옵티마이저들의 성능을 측정하고 비교하였다. 특히, 가장 기본이 되는 SGD부터 Momentum, NAG, AdaGrad, RMSProp, AdaDelta, Adam, AdaMax, Nadam까지 총 9개의 옵티마이저의 성능을 MNIST, CIFAR-10, IRIS, TITANIC, Boston Housing Price 데이터를 이용하여 비교하였다. 실험 결과, 전체적으로 Adam과 Nadam을 사용하였을 때 기계학습 모델의 손실 함숫값이 가장 빠르게 감소하는 것을 확인할 수 있었으며, F1 score 또한 높아짐을 확인할 수 있었다. 한편, AdaMax는 학습 중에 불안정한 모습을 많이 보여주었으며, AdaDelta는 다른 옵티마이저들에 비하여 수렴 속도가 느리며 성능이 낮은 것을 확인할 수 있었다.

Recently, as interest in machine learning (ML) has increased and research using ML has become active, it is becoming more important to find an optimal hyperparameter combination for various ML models. In this paper, among various hyperparameters, we focused on ML optimizers, and measured and compared the performance of major optimizers using various datasets. In particular, we compared the performance of nine optimizers ranging from SGD, which is the most basic, to Momentum, NAG, AdaGrad, RMSProp, AdaDelta, Adam, AdaMax, and Nadam, using the MNIST, CIFAR-10, IRIS, TITANIC, and Boston Housing Price datasets. Experimental results showed that when Adam or Nadam was used, the loss of various ML models decreased most rapidly and their F1 score was also increased. Meanwhile, AdaMax showed a lot of instability during training and AdaDelta showed slower convergence speed and lower performance than other optimizers.

(게재일: 2020.09.30)
본 논문에서는 싱글칩 마이크로컨트롤러를 이용한 고효율 공진형 플라이백 전력변환기를 제안한다. 제안한 전력변환기의 1차측은 하프브리지의 전력구조에 비대칭펄스폭변조(APWM : Asymmetrical Pulse-Width Modulation)을 적용하여 공진형 스위칭을 수행한다. 그리고 2차측은 다이오드 플라이백정류기 전력구조를 이용하고 영전류스위칭(ZCS : Zero Current Switching)으로 동작한다. 그리하여 제안한 컨버터는 고효율을 달성한다. 제안한 컨버터는 제어와 구동을 위하여 싱글칩 마이크로컨트롤러와 부트스랩 회로를 각각 이용하므로 전체적 구조가 매우 간단하다. 본 논문에서는 먼저, 제안한 전력변환기의 전력회로의 동작을 동작모드 별로 설명하고 정상상태 해석을 보인다. 그리고 제안한 전력변환기를 동작시키는 소프트웨어 제어 알고리즘과 구동회로에 관하여 설명하며, 그 후 각 설명에 근거하여 제작된 프로토타입의 실험결과를 통하여 제안한 전력변환기의 동작 특성을 보인다.

This paper presents a high efficiency resonant flyback converter using a single-chip microcontroller. The proposed converter primary performs the resonant switching by applying the asymmetrical pulse-width modulation (APWM) to the half-bridge power topology. And the converter secondary uses the diode flyback rectifier as its power topology and operates with the zero current switching (ZCS). Thus the proposed converter achieves high efficiency. The total structure of proposed converter is very simple because it uses a single-chip microcontroller and bootstrap circuit for its control and drive, respectively. First, this paper describes the converter operation according to each operation mode and shows its steady-state analysis. And the software control algorithm and drive circuits operating the proposed converter are explained. Then, the operation characteristics of proposed converter are shown through the experimental results of an implemented prototype based on each explanation.

(게재일: 2020.09.30)
본 논문에서는 CNN(Convolution Neural Network)을 이용한 유도전동기 고정자 고장진단에 PV(Park's Vector)패턴을 특징으로 활용하는 방법을 제안하였다. 기존의 CNN을 이용한 유도전동기 고장진단 방법은 3상 전류를 이미지화하여 진단을 수행하였으나, 이 방법은 인위적으로 전류의 시작점, 위상 등을 맞춰 정규화를 수행해야하는 번거러움이 존재하나, PV패턴을 이용할 경우 일정 원의 패턴을 나타내기 때문에 정규화의 문제를 해결 할 수 있었다. 또한 PV패턴을 이용할 경우, 특징벡터가 자동적으로 정규화됨에 따라 기존의 전류데이터를 이미지화한 결과보다 CNN의 정확도 측면에서 18.18[%] 우수함을 실험을 통해 확인할 수 있었다.

In this paper, we propose a method to use PV(Park's Vector) pattern for inductive motor stator fault diagnosis using CNN(Convolution Neural Network). The conventional CNN based fault diagnosis method was performed by imaging three-phase currents, but this method was troublesome to perform normalization by artificially setting the starting point and phase of current. However, when using PV pattern, the problem of normalization could be solved because the 3-phase current shows a certain circular pattern. In addition, the proposed method is proved to be superior in the accuracy of CNN by 18.18[%] compared to the previous current data image due to the autonomic normalization.

(게재일: 2020.09.30)
본 논문에서는 검출과 복호가 결합된 효율적인 비터비 알고리즘 (joint Viterbi detection and decoding (JVDD))의 저복잡도 하드웨어 설계 및 구현 결과를 제시한다. 길쌈부호화된 GMSK 신호가 BLE 5.0 표준으로 채택 되어있으므로 검출과 복호를 위해 두개의 비터비 프로세서가 필요하다. 그러나, 제안된 JVDD 알고리즘은 GMSK에 의해서 유발된 심볼간의 간섭정보(ISI : inter-symbol interference)가 반영된 가지 메트릭 (branch metric)을 사용하여 단지 하나의 비터비 만을 사용하여도 검출과 복호 수행이 가능하며, 성능 저하 없이 복잡도 감소가 가능하다. JVDD 알고리즘을 적용한 BLE 비터비 복호기의 하드웨어 구현을 위해 효율적인 구조 설계가 수행되었다. 제안된 구조는 1 클럭 사이클 동안 복호를 완료할 수 있기 때문에 저지연 및 저면적 구현이 가능하다. 제안된 비터비 복호기는 Verilog-HDL을 이용하여 RTL 설계되었고, GF 55nm 공정을 활용하여 논리합성 및 구현되었다. 합성결과 12K 게이트 수를 포함하였으며 메모리 유닛 및 초기 지연시간은 MSE (modified state exchange) 대비 33% 감소 가능함을 확인하였다.

In this paper, we propose an efficient Viterbi processor using Joint Viterbi detection and decoding (JVDD) algorithm for a for bluetooth low energy (BLE) system. Since the convolutional coded Gaussian minimum-shift keying (GMSK) signal is specified in the BLE 5.0 standard, two Viterbi processors are needed for detection and decoding. However, the proposed JVDD scheme uses only one Viterbi processor by modifying the branch metric with inter-symbol interference information from GMSK modulation; therefore, the hardware complexity can be significantly reduced without performance degradation. Low-latency and low-complexity hardware architecture for the proposed JVDD algorithm was proposed, which makes Viterbi decoding completed within one clock cycle. Viterbi Processor RTL synthesis results on a GF55nm process show that the gate count is 12K and the memory unit and the initial latency is reduced by 33% compared to the modified state exchange (MSE).

(게재일: 2020.09.30)
최근 다양한 환경에서의 보행과 특정 동작에서 해당 모드를 지원하는 지능형 대퇴 의족이 개발되고 있다. 계단 상행, 하행과 같은 특정 제어는 동작 전 모드를 변경해야하기 때문에 사용자의 의도를 기반으로 제어명령을 구분하는 기법이 필요하다. 따라서 본 논문에서는 지능형 대퇴 의족 시스템에서 사용자의 의도에 기반하여 다양한 제어명령을 구분할 수 있는 기법을 제안한다. 제안하는 기법은 근전도 신호의 보상이 필요하다고 판단되는 경우, 평상시의 근전도 신호의 세기 및 주파수 성분과 압력센서로 추정한 근육의 부피 정도의 상관관계를 이용하여 근전도 신호를 보상하는 것이며 실험을 통해 근피로가 축적되어 있는 상황에도 사용자의 의도를 정확하게 검출하는 것을 확인하였다. 향상된 사용자 의도 검출 기법을 통해 정해진 시간 내 근육의 수축 횟수를 기반으로 5개의 제어모드를 구분할 수 있도록 하였으며 실험 결과 운동 후 근피로로 인해 근신호의 세기가 평시와 다를 경우에도 근신호 보상을 통해 97.5%의 정확도를 갖는 것을 확인하였다.

Currently, Intelligent femoral prostheses that support the corresponding mode in walking and specific movements are being studied. Certain controls such as upstairs, sitting, and standing require a technique to classify control commands based on the user's intention because the mode must be changed before the operation. Therefore, in this paper, we propose a technique that can classify various control commands based on the user's intention in the intelligent thigh prosthesis system. If it is determined that the EMG signal needs to be compensated, the proposed technique compensates the EMG signal using the correlation between the strength and frequency components of the normal EMG signal and the muscle volume estimated by the pressure sensor. Through the experiment, it was confirmed that the user's intention was accurately detected even in the situation where muscle fatigue was accumulated. Improved intention detection techniques allow five control modes to be distinguished based on the number of muscle contractions within a given period of time. The results of the experiment confirmed that 97.5% accuracy was achieved through muscle tone compensation even if the strength of the muscle signal was different from normal due to muscle fatigue after exercise.

(게재일: 2020.09.30)
유기전기발광소자(Organic light diodes, OLEDs)의 전기발광특성을 향상시키기 위해, 본 논문에서는 용액 공정 정공주입층으로 신규 hexaazatrinaphthylene(HATNA) 유도체들을 도입한 고효율 녹색인광 OLED소자의 특성을 연구하였다. HATNA 유도체는 Indium Tin Oxide(ITO)의 일함수와 비슷한 낮은 the lowest unoccupied molecular orbital(LUMO) 에너지 준위를 가져 다른 개념의 정공주입 메커니즘을 보여주었다. HATNA 유도체를 hole injection layer(HIL)로 사용한 OLED소자들은 HTL로의 정공주입장벽을 효과적으로 감소시키고 발광층 내에 전자와 정공의 균형을 최적화 시켜 외부양자효율이 10.8%에서 15.6%로, 전류 효율은 34.3 cd/A에서 42.7 cd/A로 소자 효율이 크게 향상 되었다.

To improve light-emitting performance of green phosphorescent organic light-emitting diodes (OLEDs), we introduced new hole injection materials-hexaazatrinaphthylene (HATNA) derivatives as a solution processed hole injection layer (HIL). The HATNA derivative has a low the lowest unoccupied molecular orbital (LUMO) energy level, similar to the work function of Indium Tin Oxide (ITO), showing a different concept of hole injection mechanism. It was confirmed that the device efficiency of OLEDs using HATNA-HIL showed the improved external quantum efficiency from 10.8% to 15.6% and current efficiency from 32.7 cd/A to 42.7 cd/A due to the balance of electrons and holes in the emissive layer.

(게재일: 2020.09.30)
본 논문에서는 base-4 시스토릭 어레이 FFT 프로세서에서 사용되는 여러 메모리를 하나의 메모리로 공유함으로써 기존 보다 작은 메모리 면적의 FFT 프로세서의 설계 및 구현 결과를 제시한다. 메모리를 공유하여 면적이 줄어드는 장점이 생겼으며, 데이터의 입출력이 하나의 메모리에서 진행되므로 데이터의 흐름이 단순해졌다. 제시한 FFT 프로세서를 FPGA 디바이스 상에서 구현 및 검증하였으며, 구현 결과 4096-point FFT 기준 51,855개의 CLB LUT, 29,712개의 CLB registers, 8개의 block RAM tile과 450개의 DSP로 구현되었고, 최대 동작 주파수는 150MHz 인 것을 확인했으며 특히, 기존 base-4 시스토릭 어레이 구조 대비 메모리 면적이 65% 감소 가능함을 확인하였다.

In this paper, we presents the design and implementation results of the FFT processor, which supports 4096 points of operation with less memory by sharing several memory used in the base-4 systolic array FFT processor into one memory. Sharing memory provides the advantage of reducing the area, and also simplifies the flow of data as I/O of the data progresses in one memory. The presented FFT processor was implemented and verified on the FPGA device. The implementation resulted in 51,855 CLB LUTs, 29,712 CLB registers, 8 block RAM tiles and 450 DSPs, and confirmed that the memory area could be reduced by 65% compared to the existing base-4 systolic array structure.

(게재일: 2020.09.30)
본 논문에서는 실감형 360도 영상의 특징점 기술의 강인성 지표를 제안한다. 이동통신사의 5G 서비스가 본격적으로 서비스됨에 따라 언제 어디서든지 대용량의 실감형 360도 영상저작물을 빠른 속도로 이용할 수 있게 되었다. 그러나 DRM 해체 및 각종 영상 변형을 통해 웹하드, 토렌트 등에서 불법 유통되고 있어 저작권 보호를 위한 강인성이 지원되는 필터링 기술이 요구되고 있다. 본 논문에서는 기존 2D 영상의 강인성 지표를 응용하고 실감형 360도 영상저작물의 특징인 투영방법 및 재생 방법을 고려한 강인성 지표를 제안하였다. 본 제안을 샘플 필터링 시스템에 대하여 적용하여 성능평가를 실시하였고 약 3초대의 실행시간에서 95% 이상의 우수한 인식률을 확인하였다.

In this paper, we propose a set of robustness indicators for immersive 360-degree video. With the full-fledged service of mobile carriers' 5G networks, it is possible to use large-capacity, immersive 360-degree videos at high speed anytime, anywhere. Since it can be illegally distributed in web-hard and torrents through DRM dismantling and various video modifications, however, evaluation indicators that can objectively evaluate the filtering performance for copyright protection are required. In this paper, a robustness indicators is proposed that applies the existing 2D Video robustness indicators and considers the projection method and reproduction method, which are the characteristics of Immersive 360-degree Video. The performance evaluation experiment has been carried out for a sample filtering system and it is verified that an excellent recognition rate of 95% or more has been achieved in about 3 second execution time.

(게재일: 2020.09.30)
본 논문에서는 10W급 Tablet용 AC to DC Adapter의 소형화 및 슬림형에 적합한 평면 Flyback 변압기 최적화 설계에 대해서 나타낸다. 또한 본 논문에서는 수동권선의 기존 양산 Flyback 변압기에 비해 자동권선, Trans 크기 저감 및 누설 인덕턴스(L ) 저감이 가능한 Hybrid형 사출 권선 변압기와 Drum형 사출 권선 변압기를 제안한다. 특히 본 논문에서 제안한 Drum형 사출 권선 변압기는 Hybrid형 사출 권선 변압기 2차측의 동판 사출 권선 접속 문제를 해결하기 위하여 변압기를 수평으로 눕힌 형태로 구성하였다. 본 논문에서 제안한 Hybrid형 사출 권선 변압기와 Drum형 사출 권선 변압기의 1차측과 2차측 권선은 각각 기존 권선과 동판 사출 권선을 사용하였다. 본 논문에서 제안한 Hybrid형 사출 권선 변압기와 Drum형 사출권선 변압기에 대해 Maxwell 2D 및 3D Tool을 이용하여 소형화 및 슬림형에 적합한 평면 Flyback 변압기 최적화 설계를 수행하였다.

This paper presents the optimal design of planar flyback transformer suitable for small-size and low-profile of AC to DC adapter for 10W tablet. This paper also proposes the injection winding transformer of Hybrid and Drum types capable of the winding method of automatic type and the reduction of transformer size and leakage inductance(L ) compared to the conventional mass-production flyback transformer with the winding method of manual type. In particular, the injection winding transformer of Drum type proposed in this paper is constructed in a horizontal laying of its transformer to solve the connection problem of copper plate injection winding on the secondary side of the one of Hybrid type. The primary and secondary windings of the injection winding transformer of Hybrid and Drum types used the conventional winding and the copper plate injection winding, respectively. For the injection winding transformer of Hybrid and Drum types proposed in this paper, the optimal design of planar flyback transformer suitable for small-size and low-profile was carried out using Maxwell 2D and 3D tool.

(게재일: 2020.09.30)
본 논문에서는 보안성이 강화된 3세대 블록체인 플랫폼인 "큐본"을 개발하였다. "큐본"은 3세대 블록체인의 특징인 BP(block producer)를 도입하여 처리 속도를 높였다. "큐본"의 장점으로는 보안성이 높은 RSA (Rivest-Shamir-Adleman)와 속도가 빠른 AES (advanced encryption standard)를 혼용하여 보안성과 속도를 모두 높였으며, 서로 다른 프로그래밍 언어를 사용하는 앱과 블록체인을 연결해주는 게이트웨이를 채용하여 범용성을 높였으며, 과도한 횟수의 트랜잭션이 발생하는 경우에는 이 트랜잭션을 하나로 묶어서 배포함으로서 처리 속도를 높였으며, 트랜잭션 데이터에 시퀀스 해쉬를 삽입하여 검색 속도를 높였다. "큐본"은 펫 커뮤니티 서비스, 학원-강사-학생 매칭 서비스에 적용되어 정확하고 효과적으로 동작하는 것을 확인하였으며, "큐본"의 트랜잭션 처리 속도는 3,557 TPS (transactions per second)로 매우 높은 성능을 보여주었다.

In this paper, "Q-Bone", a 3 generation blockchain platform with enhanced security and flexibility, was developed. As a 3 generation blockchain platform, it exploits BP (block producer) to increase processing speed. It has many advantages as follows. It improves both security and speed by mixing RSA (Rivest-Shamir-Adleman) and AES (advanced encryption standard). It improves flexibility by exploiting gateway to convert between apps and blockchain with different programming language. It increases processing speed by combining whole transactions into one block and distribute it when too many transactions occur. It improves search speed by inserting sequence hash into transaction data. It was implemented and applied to pet communication service and academy-instructor-student matching service, and it was verified to work correctly and effectively. Its processing speed is 3,357 transactions/second, which shows excellent performance.

(게재일: 2020.09.30)
본 연구에서는 유기전기발광소자의 전기적 특성을 향상시키기 위한 방법으로, 용액공정 도핑법이 도입된 고분자 poly[(9,9-dioctylfluorenyl-2,7-diyl)-co-(4,4′-(N-(4-sec-butylphenyl)diphenylamine)] (TFB)기반의 정공수송층을 제안하였다. 정공수송층 소재 TFB 용액 내에 1,4,5,8,9,11-hexaazatriphenylene hexacarbonitrile (HAT-CN)를 3 wt% 도핑을 하여 정공수송층의 전기적 특성을 향상 시켰다. 이를 통해 HAT-CN이 도핑된 TFB을 이용한 유기전기발광소자에서는 향상된 정공수송층의 전도도를 통해 동일 구동 전압 시 전류 밀도와 휘도가 증가하였고, 점등 개시 전압이 13V에서 9V로 줄어드는 것을 확인하였다. 또한, 도핑법이 적용되지 않은 기준 소자 대비 최대 외부양자효율이 3.6%에서 10.8%로 약 3배 향상 되는 것을 확인하였다.

In this study, a facial way to enhance the electrical properties of organic light-emitting diodes (OLEDs) via the solution process doping method based on the poly[(9,9-dioctylfluorenyl-2,7-diyl)-co-(4,4'-(N-(4-sec-butylphenyl) diphenylamine)] (TFB) as a hole transporting layer (HTL) is demonstrated. In the TFB solution of the hole transport material, 1,4,5,8,9,11-hexaazatriphenylene hexacarbonitrile (HAT-CN) was doped by 3 wt% to improve the electrical properties of the HTL. According, the OLED with HAT-CN doped TFB showed the increased current density and luminance at the same driving voltage on behalf of the improved conductivity of HTL, and the reduced turn-on voltage from 13 V to 9 V. Furthermore, the maximum external quantum efficiency was dramatically increased three times from 3.6 to 10.8 % compared to the reference device without appling doping methode.

(게재일: 2020.09.30)
반도체 부품을 생산 및 검사하기 위한 다양한 공정 장비에서 상하직선운동과 회전운동을 동시에 수행하기 위한 Pick & Place 모듈이 핵심 모듈로 사용되고 있다. 기존의 Pick & Place 모듈은 회전운동을 직선운동으로 변환하는 변환장치를 사용하여 시스템의 정밀도 및 내구성이 저하되고 모듈의 크기와 무게가 증가되는 단점이 있다. 본 연구에서는 이와 같은 단점을 개선하여 변환장치 없이 상하직선운동을 구현하며, 평균 추력과 이동거리에 제한이 없는 선형모터를 적용한 Pick & Place 모듈을 제안하였다. 체적대비 추력비가 큰 코어 방식의 선형모터를 설계하기 위한 파라미터를 선정하고, 자기해석을 통해 설계 파라미터 변화에 따른 코깅힘의 영향을 분석하여 평균 추력을 유지하며 코깅힘을 저감할 수 있는 설계 파라미터 값을 선정하였다. 제작된 선형모터로 구성되는 Pick & Place 모듈에 대해 평균 추력 및 코기힘을 측정하여 설계값과 비교하였다.

The pick & place module is used as a core module in the process equipment for producing and inspecting semiconductor components. The conventional pick & place module has the disadvantage that the precision and durability of the system are reduced and the size and weight of the module are increased by using a conversion device that converts rotary motion into linear motion. In this study, we proposed a pick & place module that implements up-and-down linear motion without a conversion device by improving such disadvantage and employs a linear motor with no limit on average thrust and travel distance. Design parameter values, that can reduce cogging force while maintaining average thrust by selecting parameters for designing a core type linear motor with a large thrust to volume ratio and analyzing the effect of cogging force according to design parameter changes through magnetic analysis, was selected. Average thrust and cogging force were measured for the pick & place module composed of the manufactured linear motor and compared with the design values.

(게재일: 2020.09.30)