nglaura/koreascience-summarization huggingface dataset:
본 논문에서는 영상 처리용 12-비트의 10-MS/s 파이프라인 아날로그-디지털 변환기(ADC: analog-to-digital converter)가 제안된다. 제안된 ADC는 샘플-홀드 증폭기, 3개의 stage, 3-비트 플래시 ADC, 그리고 digital error corrector로 구성된다. 각 stage는 4-비트 flash ADC와 multiplying digital-to-analog ADC로 구성된다. 고해상도의 ADC를 위해 제안된 샘플-홀드 증폭기는 gain boosting을 이용하여 전압 이득을 증가시킨다. 제안된 파이프라인 ADC는 1.8V 공급전압을 사용하는 180nm CMOS 공정에서 설계되었고 차동 1V 전압을 가지는 1MHz 사인파 아날로그 입력신호에 대해 10.52-비트의 유효 비트를 가진다. 또한, 약 5MHz의 나이퀴스트 사인파 입력에 대해 측정된 유효비트는 10.12 비트이다.

A 12-bit 10-MS/s pipeline analog-to-digital converter (ADC) is proposed for image processing applications. The proposed pipeline ADC consists of a sample and hold amplifier, three stages, a 3-bit flash analog-to-digital converter, and a digital error corrector. Each stage is operated by using a 4-bit flash ADC (FADC) and a multiplying digital-to-analog converter (MDAC). The proposed sample and hold amplifier increases the voltage gain using gain boosting for the ADC with high resolution. The proposed pipelined ADC is designed using a 180-nm CMOS process with a supply voltage of 1.8 and it has an effective number of bit (ENOB) of 10.52 bits at sampling rate of 10MS/s for a 1-V differential sinusoidal analog input with frequency of 1 MHz. The measured ENOB is 10.12 bits when the frequency of the sinusoidal analog input signal is a Nyquist frequency of approximately 5 MHz.

(게재일: 2021.06.30)
본 논문에서는 일반적인 SCR의 구조를 개선하여 높은 홀딩 전압으로 인한 래치 업면역 특성을 가지는 새로운 ESD 보호회로를 제안한다. 제안된 ESD회로의 특성검증을 위하여 Synopsys사의 TCAD를 이용하여 시뮬레이션을 진행하였으며, 기존 ESD 보호회로와 비교하여 제시하였다. 또한 설계변수 D1을 이용하여 전기적 특성의 변화를 검증하였다. 시뮬레이션 수행 결과 제안된 ESD 보호회로는 기존의 ESD 보호회로에 비해 높은 홀딩 전압특성과 양방향 방전특성을 확인하였다. 또한, Samsung의 0.13um BCD 공정을 이용하여 설계 후 TLP 측정을 통해 전기적 특성을 검증하였다. 이러한 과정을 통해 본 논문에서 제안된 ESD 보호회로 설계변수의 최적화를 진행하였고 향상된 홀딩 전압으로 래치 업 면역을 갖는다는 점에서 고전압 어플리케이션에 적용하기에 매우 적합함을 검증하였다.

In this paper, we propose a novel ESD protection device with Latch-up immunity properties due to high holding voltages by improving the structure of a typical SCR. To verify the characteristics of the proposed ESD circuit, simulations were conducted using Synopsys TCAD and presented compared to existing ESD protection circuits. Furthermore, the variation of electrical properties was verified using the design variable D1. Simulation results confirm that the proposed ESD protective circuit has higher holding voltage properties and bidirectional discharge properties compared to conventional ESD protective circuits. We validate the electrical properties with post-design TLP measurements using Samsung's 0.13um BCD process. And we verify that the proposed ESD protection circuit in this paper is well suited for high voltage applications in that it has a latch-up immunity due to improved holding voltage through optimization of design variables.

(게재일: 2021.06.30)
심층 강화학습은 학습자가 가공되지 않은 고차원의 입력 데이터를 기반으로 최적의 행동을 선택할 수 있게 하는 인공지능 알고리즘이며, 이를 이용하여 장애물들이 존재하는 환경에서 모바일 로봇의 최적 이동 경로를 생성하는 연구가 많이 진행되었다. 본 논문에서는 복잡한 주변 환경의 이미지로부터 모바일 로봇의 이동 경로를 생성하기 위하여 우선 순위 경험 재사용(Prioritized Experience Replay)을 사용하는 Dueling Double DQN(D3QN) 알고리즘을 선택하였다. 가상의 환경은 로봇 시뮬레이터인 Webots를 사용하여 구현하였고, 시뮬레이션을 통해 모바일 로봇이 실시간으로 장애물의 위치를 파악하고 회피하여 목표 지점에 도달하는 것을 확인하였다.

Deep reinforcement learning is an artificial intelligence algorithm that enables learners to select optimal behavior based on raw and, high-dimensional input data. A lot of research using this is being conducted to create an optimal movement path of a mobile robot in an environment in which obstacles exist. In this paper, we selected the Dueling Double DQN (D3QN) algorithm that uses the prioritized experience replay to create the moving path of mobile robot from the image of the complex surrounding environment. The virtual environment is implemented using Webots, a robot simulator, and through simulation, it is confirmed that the mobile robot grasped the position of the obstacle in real time and avoided it to reach the destination.

(게재일: 2021.06.30)
위상배열 레이다를 위한 마이크로웨이브 포토닉 (MWP) 시스템을 구현할 경우, 송수신되는 빔의 정확도를 위해서 잡음 및 시간 지연 오차는 최소화 되어야 한다. MWP 시스템에서의 시간 지연 오차는 신호의 잡음에 의해 발생하고 timing jitter에 기인한다. 본 논문에서는 위상배열 레이다를 위한 MWP 시스템에서의 잡음 및 timing jitter에 대하여 분석하였고 광 증폭기의 이득변화에 따른 잡음 및 timing jitter 변화를 실험을 통해 검증하였다. 광 증폭기에 의한 신호의 증폭율과 잡음의 증폭율이 동일할 때까지 신호를 증폭하면 timing jitter는 감소하고 신호의 SNR은 증가하는 것을 확인하였다.

In case implementation of microwave photonic (MWP) systems for phased array radars (PARs), noise and time delay error should be minimized to obtain accurate beam direction. Time delay error in MWP systems is generated from signal noise and timing jitter. In this paper, noise and timing jitter in MWP systems for PAR is researched, also according to the amplification of an erbium-doped fiber amplifier, noise and timing jitter variation is verified by an experiment. Timing jitter is decreased and SNR is increased if we amplify the signal by using an erbium-doped fiber amplifier, up to the amplification rate of signal and noise is similar.

(게재일: 2021.06.30)
본 논문에서는 계통망 사업자의 High Voltage Ride-Through(HVRT) 기능 요구조건을 만족하며, 정상상태에서의 손실을 최소화할 수 있는 Type 4 풍력발전기의 직류단 전압 설계 방법을 제안한다. 대용량 해상 풍력 발전에 사용되는 Type 4 풍력발전기는 전력 계통과 연계된 컨버터와 풍력 발전기와 연계된 컨버터가 직류단을 공유하는 Back-to-Back 컨버터 형태이다. Type 4 풍력발전기에서 HVRT 조건인 계통 고전압 사고가 발생한 경우 사고 전압 크기에 비해 직류단 전압이 부족하다면 과변조로 인해 계통측 컨버터의 전류 제어기가 원활하게 동작되지 못한다. 따라서 HVRT 기능을 만족하기 위해서는 고전압 사고의 전압 크기를 기준으로 직류단 전압을 설계해야 한다. 그러나 직류단 전압의 크기의 증가는 정상상태에서의 컨버터 손실 증가를 야기하므로, 직류단 전압을 크게 설계하였을 때 증가될 손실에 대한 고려가 포함되어야 한다. 본 논문에서는 사고 전압의 크기와 발생 손실이 고려된 직류단 전압을 설계하는 방법에 대해 설명하고, 제안하는 설계 방법의 타당성을 2MVA급 Type 4 풍력발전기의 PSCAD 모델 기반 HVRT 기능 시뮬레이션을 통해 확인하였다.

This paper proposes the DC-link voltage design method of Type 4 wind turbine that minimizes power loss and satisfies the High Voltage Ride Through(HVRT) function requirements of the transmission system operator. The Type 4 wind turbine used for large-capacity offshore wind turbine consists of the Back-to-Back converter in which the converter linked to the power grid and the inverter linked to the wind turbine share the DC-link. When the grid high voltage fault occurs in the Type 4 wind turbine, if the DC-link voltage is insufficient compared to the fault voltage level, the current controller of the grid-side converter can't operate smoothly due to over modulation. Therefore, to satisfy the HVRT function, the DC-link voltage should be designed based on the voltage level of high voltage fault. However, steady-state switching losses increase further as the DC-link voltage increases. Therefore, the considerations should be included for the loss to be increased when the DC-link voltage is designed significantly. In this paper, the design method for the DC-link voltage considered the fault voltage level and the loss is explained, and the validity of the proposed design method is verified through the HVRT function simulation based on the PSCAD model of the 2MVA Type 4 wind turbine.

(게재일: 2021.06.30)
제어 및 필드 레벨에서의 OPC UA는 필드 버스를 대체할 만큼의 충분한 성능을 제공하지 못한다. OPC 협회는 실시간 및 비연결 메커니즘을 지향하고, MQTT나 AMQP와 같이 브로커 기능을 지원하는 새로운 사양인 OPC UA 발행-구독 모델을 OPC UA Part14 표준으로 추가하였다. 본 논문은 OPC UA Part14 표준을 추가한 OPC UA 발행자와 DDS 구독자 간에 상호운용성을 위한 게이트웨이에 관한 내용이다. 본 논문에서 제안한 게이트웨이는 라즈베리파이 4를 사용하였으며, DDS는 오픈 소스인 OpenDDS를 사용하였다. OPC UA 발행-구독 모듈은 Open62541 발행-구독 오픈 소스를 기반으로 해당 소스에서 제공하지 않는 기능을 추가 구현한 것인 A-Open62541 발행-구독 모듈을 사용하였다.

OPC UA at the control and field level does not provide enough performance to replace the field bus. The OPC Foundation aims for a real-time and connection-less mechanism, and has added the OPC UA publish-subscribe model, a new specification that supports broker functions such as MQTT and AMQP, as the OPC UA Part 14 standard. This paper is about a gateway for interoperability between OPC UA publisher with the addition of OPC UA Part14 standard and DDS subscribers. Raspberry Pi 4 is used for the gateway proposed in this paper, and OpenDDS, an open source, is used for DDS. OPC UA publish-subscribe module used A-Open62541 publish-subscribe module, which additionally implements functions not provided by the corresponding source based on Open62541 publish-subscribe open source.

(게재일: 2021.06.30)
본 논문에서는 고전압과 고온에서 사용할 수 있는 SiC 기반의 LIGBT 구조를 제시한다. 낮은 전류 특성을 향상시키기 위해 Gate를 중심으로 대칭되는 Dual-Emitter가 삽입된 것이 특징이다. 제안된 소자의 특성 검증을 위하여 Sentaurus TCAD simulation을 이용하여 시뮬레이션을 진행하였고 일반적인 LIGBT와 비교 연구를 진행하였다. 뿐만 아니라, 소수캐리어에 의한 전기적 특성을 검증하기 위해 N-drift 영역의 길이에 대하여 변수를 지정하여 Split을 진행하였다. 시뮬레이션 분석 결과, 제안된 Dual-Emitter 구조는 기존의 LIGBT보다 동일한 전압에서 높은 전류가 흐르는 것을 확인하였다.

In this paper, a SiC-based LIGBT structure that can be used at high voltage and high temperature is presented. In order to improve the low current characteristic, a dual-emitter symmetrical around the gate is inserted. In order to verify the characteristics of the proposed device, simulation and design were conducted using Sentaurus TCAD simulation, and a comparative study was conducted with a general LIGBT. In addition, splitting was performed by designating a variable for the length of the N-drift region in order to verify the electrical characteristics of the minority carriers. As a result of the simulation it was confirmed that the proposed dual-emitter structure flows a higher current at the same voltage than the conventional LIGBT.

(게재일: 2021.06.30)
본 논문에서는 딥러닝 구조를 분할을 이용한 개별 학습을 수행하여 학습시간을 단축하는 알고리즘을 제안한다. 제안하는 알고리즘은 망 분류 기점 설정 과정, 특징 벡터 추출 과정, 특징 노이즈 제거 과정, 클래스 분류 과정 등의 4가지 과정으로 구성된다. 첫 번째로 망 분류 기점 설정 과정에서는 효과적인 특징 벡터 추출을 위한 망 구조의 분할 기점을 설정한다. 두 번째로 특징 벡터 추출 과정에서는 기존에 학습한 가중치를 사용하여 추가 학습 없이 특징 벡터를 추출한다. 세 번째로 특징 노이즈 제거 과정에서는 추출된 특징 벡터를 입력받아 각 클래스의 출력값을 학습하여 데이터의 노이즈를 제거한다. 네 번째로 클래스 분류 과정에서는 노이즈가 제거된 특징 벡터를 입력받아 다층 퍼셉트론 구조에 입력하고 이를 출력하고 학습한다. 제안된 알고리즘의 성능을 평가하기 위하여 Extended Yale B 얼굴 데이터베이스를 사용하여 실험 하였다. 실험 결과, 1회 학습에 소요되는 시간의 경우 제안하는 알고리즘이 기존 알고리즘 기준 40.7% 단축하였다. 또한 목표 인식률까지 학습 횟수가 기존 알고리즘과 비교하여 단축하였다. 실험결과를 통해 1회 학습시간과 전체 학습시간을 감소시켜 기존의 알고리즘보다 향상됨을 확인하였다.

In this paper, we propose an algorithm that shortens the learning time by performing individual learning using partitioning the deep learning structure. The proposed algorithm consists of four processes: network classification origin setting process, feature vector extraction process, feature noise removal process, and class classification process. First, in the process of setting the network classification starting point, the division starting point of the network structure for effective feature vector extraction is set. Second, in the feature vector extraction process, feature vectors are extracted without additional learning using the weights previously learned. Third, in the feature noise removal process, the extracted feature vector is received and the output value of each class is learned to remove noise from the data. Fourth, in the class classification process, the noise-removed feature vector is input to the multi-layer perceptron structure, and the result is output and learned. To evaluate the performance of the proposed algorithm, we experimented with the Extended Yale B face database. As a result of the experiment, in the case of the time required for one-time learning, the proposed algorithm reduced 40.7% based on the existing algorithm. In addition, the number of learning up to the target recognition rate was shortened compared with the existing algorithm. Through the experimental results, it was confirmed that the one-time learning time and the total learning time were reduced and improved over the existing algorithm.

(게재일: 2021.06.30)
최근 플렉시블 기기의 상용화를 위하여 기계적 신뢰성 연구가 활발히 진행되고 있으며 이를 고려하여 신뢰성 높은 다양한 접합부의 구현이 중요하다. 기기의 많은 부피를 차지하는 고분자 기판 또는 필름을 접합할 때에는 재료의 약한 내열성으로 접합공정 중 열 손상이 발생할 수 있으므로 신뢰성을 확보를 위해 상온 접합공정이 필요하다는 제약이 있다. 기존의 기판 접합을 위해 사용되는 에폭시 또한 고온 경화가 요구되는 경우가 많고, 특히 경화 접합 후 에폭시는 접합부 유연성 및 피로 내구성에서 한계를 보인다. 이를 해결하기 위하여 접착제 사용이 없는 저온 접합 공정의 개발이 필요한 상황이다. 본 연구에서는 마이크로파에 의한 탄소나노튜브 가열을 이용한 고분자 기판의 저온 접합공정을 개발하였다. PET 고분자 기판에 다중벽 탄소나노튜브 (MWNT)를 박막 코팅한 뒤 이를 마이크로파로 국부 가열함으로써 접합 기판 전체는 저온을 유지하며 CNT-PET 기계적 얽힘을 유도하는 방식이다. PET/CNT/PET 접합시편에 600 Watt 출력의 마이크로파를 10초간 조사함으로써 유연기판 접합에 성공하였고 매우 얇은 CNT 접합부를 구현하였다. 접합 시편의 기계적 신뢰성을 평가하기 위해 중첩 전단 강도 시험, 삼점 굽힘 시험, 반복 굽힘 시험을 수행하였으며 각 시험으로부터 우수한 접합강도, 유연성, 굽힘 내구성이 확인되었다.

The mechanical reliability of flexible devices has become a major concern on their commercialization, where the importance of reliable bonding is highlighted. In terms of component materials' properties, it is important to consider thermal damage of polymer substrates that occupy large area of the flexible device. Therefore, room temperature bonding process is highly advantageous for implementing flexible device assemblies with mechanical reliability. Conventional epoxy resins for the bonding still require curing at high temperatures. Even after the curing procedure, the bonding joint loses flexibility and exhibits poor fatigue durability. To solve this problems, low-temperature and adhesive-free bonding are required. In this work, we develop a room temperature bonding process for polymer substrates using carbon nanotube heated by microwave irradiations. After depositing multiple-wall carbon nanotubes (MWNTs) on PET polymer substrates, they are heated locally with by microwave while the entire bonding specimen maintains room temperature and the heating induces mechanical entanglement of CNT-PET. The room temperature bonding was conducted for a PET/CNT/PET specimen at 600 watt of microwave power for 10 seconds. Thickness of the CNT bonding joint was very thin that it obtains flexibility as well. In order to evaluate the mechanical reliability of the joint specimen, we performed lap shear test, three-point bending test, and dynamic bending test, and confirmed excellent joint strength, flexibility, and bending durability from each test.

(게재일: 2021.06.30)
본 논문에서는 LTCC(Low Temperature Co-fired Ceramic) 기판을 적용하여 24 GHz 대역 회로에서 활용될 수 있는 수동소자 라이브러리를 구현하였다. 회로에서 사용 목적에 따라 큰 용량 값의 수동소자가 필요하며, 기본 구조인 전극 커패시터와 Spiral 구조 인덕터로 설계할 수 있지만, SRF(Self-Resonant Frequency)가 사용 주파수인 24 GHz 보다 낮아 고주파 영역에서는 활용이 불가능하다. 이러한 주파수 한계를 해결하기 위해, DC와 고주파 영역 사용 수동소자를 분류하여 제안하였다. 기본 구조는 DC와 같은 1~2 GHz 미만의 낮은 주파수 사용에 적합하다. 24 GHz 대역인 고주파용으로는 마이크로스트립 λ/8 길이 stub 구조를 제안하였고, open 및 short stub 구조는 각각 커패시터 및 인덕터로 동작하고, stub 고유의 임피던스 값을 가진다. 여기서 임피던스 계산식을 통해 수동소자 용량 값을 얻을 수 있다. 본 논문에서 고안한 수동소자는 유전율 7.5인 LTCC 기판으로 제작하고 측정하여, DC 사용 기본 구조 커패시터와 인덕터는 각각 2.35~30.44 pF, 0.75~5.45 nH 용량의 라이브러리를 구성하였다. 고주파 영역에서 사용 가능한 stub 구조의 커패시터와 인덕터는 각각 0.44~2.89 pF, 0.71~1.56 nH 으로 라이브러리를 구축하였다. 측정을 통해 용량 값을 다양화하는 방법을 검증하였으므로 더욱 세분화된 라이브러리를 구현할 수 있으며, 사용 주파수 24 GHz 대역의 레이더 모듈에서 다층 기판동작 회로와 집적화할 수 있는 수동소자의 대안이 될 것이다.

In this paper, by applying LTCC substrate, the library of the passive elements is implemented. And it can be used in 24 GHz circuits. Depending on how to use it to the circuit, it is required large value by designing the basic structures such as electrode capacitor and spiral inductor. However they are not available in high-frequency domain, because their SRF(Self-Resonant Frequency) is lower than the frequency of 24-GHz. By solving the limit, this paper devised passive elements classified for the DC and the high-frequency domain. The basic structure is suitable for low frequency under 1~2 GHz like DC. The microstrip λ/8 length stub structure is proposed to use for high-frequency like 24-GHz. The open and short stub structure operate as a capacitor and inductor respectively, also they have their impedances. Through their impedances, we can extract the value with the impedance-related equation. In this paper, the proposed passive elements are produced with the permittivity 7.5 LTCC substrate, the basic structure which are available in the DC constituted a library of capacitance of 2.35 to 30.44 pF and inductance of 0.75 to 5.45 nH, measured respectively. The stub structure available in the high-frequency domain were built libraries of capacitance of 0.44 to 2.89 pF and inductance of 0.71 to 1.56 nH, calculated respectively. The measurements have proven how to diversify value, so libraries can be built more variously. It will be an alternative to the passive elements that it is possible to integrate with the operation circuit of radar module for the frequency 24-GHz.

(게재일: 2021.06.30)
본 논문에서는 밀리미터파 대역에서 헤어핀 타입과 인터디지털 타입 두 종류의 대역통과필터(BPF)를 LCP(Liquid Crystal Polymer)와 PTFE(Polytetrafluoroethylene) 두 종류의 기판을 이용하여 설계 하고 성능을 비교하였다. 제안된 BPF의 통과 대역은 26.5 GHz~27.3 GHz 대역이며, 필터의 차수는 3차로 선택하였다. 제안된 BPF의 성능 비교는 기판 종류와 타입에 따른 대역폭(Bandwidth)과 통과 대역 내 삽입손실(Insertion Loss)과 평탄도(in-band Flatness) 등을 비교하였다. S21이 -3 dB가 되는 대역폭을 비교하였을 때 제안된 4 개의 BPF 중 PTFE 기판에 설계된 인터디지털 타입이 7.8 GHz로 가장 넓게 설계되었으며, LCP 기판에 설계된 헤어핀 타입 BPF가 4.2 GHz로 가장 협소한 대역폭을 가지는 것으로 나타났다. 통과 대역 내 삽입손실은 PTFE 기판에 설계된 헤어핀 타입 BPF가 -0.667 dB 이상으로 가장 우수하고 LCP 기판에 설계된 헤어핀 타입 BPF가 -0.937 dB 이상으로 가장 낮았으나, 0.27 dB의 근소한 차이임을 확인했다. 통과 대역 내 평탄도의 경우 PTFE 기판에 설계된 인터디지털 타입 BPF가 0.017 dB로 가장 우수하였고, LCP 기판에 제작된 헤어핀 타입이 0.07 dB로 가장 낮았으나 0.053 dB의 근소한 차이였다. 따라서, 밀리미터파 대역에서 LCP 기판을 이용한 대역통과 필터는 PTFE 기판을 이용한 대역통과필터와 비슷한 성능을 도출할 수 있을 것으로 사료된다.

In this paper, two types of BPF(Band Pass Filter) which are hair-pin and interdigital have been designed for millimeter-wave application using two types of material which are LCP(Liquid Crystal Polymer) and PTFE(Polytetrafluoroethylene) and also, their performances such as bandwidth, insertion loss, and in-band flatness are compared. The proposed BPF are designed as third-order filters, and their pass band is from 26.5 GHz to 27.3 GHz. Interdigital BPF using PTFE substrate has most wide -3 dB S21 bandwidth of 7.8 GHz and hair-pin BPF using LCP substrate has most narrow -3 dB S21 bandwidth among the proposed four BPF. For in-band insertion loss, hair-pin BPF using PTFE substrate achieves low insertion loss better than -0.667 dB, and hair-pin BPF using LCP substrate exhibits relatively high insertion loss among the proposed four BPF better than -0.937 dB. However, the maximum difference in insertion loss performance among the proposed four BPF is 0.27 dB, which is too small to negligible. For in-band flatness, interdigital BPF using PTFE substrate shows greatest performance of 0.017 dB, and hair-pin BPF using LCP substrate exhibits the lowest performance of 0.07 dB. There are tiny difference in in-band flatness performance of 0.053 dB. As a results, it is considered that the BPF using LCP substrate can derive the performances similar to that of the BPF using PTFE substrate in Millimeter-wave band.

(게재일: 2021.06.30)
본 연구에서는 고온 대응 EV (Electric Vehicle) 전력반도체 칩 접합용 Sn-Ni 페이스트의 제조 및 특성 평가 연구가 수행되었다. Sn-Ni 페이스트의 Sn과 Ni 함량에 따른 TLPS (Transient Liquid Phase Sintering) 접합부 미세 조직 변화 관찰 결과, Sn-20Ni (in wt.%)의 경우에는 Ni 분말의 부족, 그리고 Sn-50Ni의 경우에는 Ni 분말의 과다 포함에 따른 Ni 뭉침 현상이 관찰되었다. Sn-30Ni과 Sn-40Ni의 경우에는 TLPS 접합 공정 후 상대적으로 치밀한 접합부 단면 미세 구조 조직을 가짐을 확인하였다. TLPS 접합 공정 후 접합부 시편의 DSC 열 분석 결과로부터 TLPS 접합 공정 반응 동안 Sn과 Ni의 충분한 반응이 일어남을 확인하였으며, 접합 공정 후 접합부에는 Sn이 남아 있지 않음을 확인하였다. 추가적으로 공정 온도 변화에 따른 Sn-30Ni TLPS 접합부의 계면반응 및 기계적 강도 시험이 수행되었다. TLPS 접합 공정 후 접합부는 Ni-Sn 금속간화합물과 반응하고 남은 Ni 분말들로 구성되었으며, 접합 온도가 증가함에 따라 접합부 칩 전단강도는 증가하였다. 솔더링 온도와 유사한 270 ℃의 접합 온도에서 30분 동안의 TLPS 접합 공정 수행 후 약 30 MPa의 높은 칩 전단 강도 값을 얻었다.

In this study, we have successfully fabricated the Sn-Ni paste and evaluated the bonding properties for high-temperature endurable EV (Electric Vehicle) power module applications. From evaluating of the micro-structural changes in the TLPS (Transient Liquid Phase Sintering) joints with Sn and Ni contents in the Sn-Ni pastes, a lack of Ni powders and Ni particle agglomerations by Ni surplus were observed in the Sn-20Ni and Sn-50Ni joints (in wt.%), respectively. In contrast, relatively dense microstructures are observed in the Sn-30Ni and Sn-40Ni TLPS joints. From differential scanning calorimetry (DSC) thermal analysis results of the fabricated Sn-Ni paste and TLPS bonded joints, we confirmed that the complete reactions of Sn with Ni to form Ni-Sn intermetallic compounds (IMCs) at bonding temperatures occurred, and there is no remaining Sn in the joints after TLPS bonding. In addition, the interfacial reactions and IMC phase changes of the Sn-30Ni joints under various bonding temperatures were reported, and their mechanical shear strength were investigated. The TLPS bonded joints were mainly composed of residual Ni particles and Ni Sn intermetallic phase. The average shear strength tended to increase with increasing bonding temperature. Our results indicated a high shear strength value of approximately 30 MPa at a bonding temperature of 270 ℃ and a bonding time of 30 min.

(게재일: 2021.06.30)
Flip chip 제품의 난이도 증가에 따라 solder wetting 및 신뢰성 관점에서 강점을 갖는 flux 소재에 대한 관심이 높아지고 있다. 지용성 flux의 경우 별도의 세정 공정이 없기 때문에 공정 효율화 측면에서 유리하나, 리플로우 공정이후 반응을 마친 잔여물이 잔존하게 되는 경우 Cu migration 및 delamination을 발생시킬 수 있다. 본 연구에서는 저잔사 flux 구현을 위해 신규 resin에 적합한 solvent 및 activator를 변경 하였으며, package 환경에서 non-wet 및 신뢰성 개선 유무를 확인하였다. 저장 안정성 평가를 통해 신규 소재에 대한 안정성을 확보하였으며, boiling point가 상이한 solvent와 activator 2종 적용 및 activator 함량 증대를 통해 non-wet 미 발생 flux 소재를 확보하였다. 해당 소재에 대한 신뢰성 검증 이후 평면 분석 결과 flux residue 기인성 delamination 현상은 발견되지 않았으며, 이를 통해 저잔사 flux에 대한 최종 조성을 확보하였다.

As the difficulty of flip chip products increases, there is a growing interest in the material of flux, which is safe from the solder wetting and reliability. In the case of no clean flux, there is merit in terms of process efficiency because there is no cleaning process. But Cu migration and delamination can be occurred if the residue remains after the reflow process. In this study, major element materials, solvent and activator, are changed and confirmed effect of non-wet and reliability in the package environment. Stability of materials were secured through storage stability evaluation, and we found out non-wet zero materials through the application of two types of solvent and activator with different boiling point and the increase of activator content. After reliability test, no delamination was found in the plane analysis, which secured the final composition of low residue flux.

(게재일: 2021.06.30)
트랜지언트 전자소자는 전해질 수용액이나 체내와 같은 거친 환경에서도 작동이 가능하며 동작 이후 가수분해되어 스스로 제거되기 때문에 기존의 전자소자를 대체하여 의료 목적의 체내 삽입 소자 등 다양한 연구 영역에서 활용되고 있다. 또한 물과 효소만으로 제거가 가능한 트랜지언트 전자소자는 최근 대두되고 있는 전자 쓰레기와 환경 오염 문제를 해결할 수 있는 신개념 그린 테크놀로지로 많은 주목을 받고 있다. 하지만, 트랜지언트 전자소자의 작동 환경인 수용액과 체내는 지속적은 물 침투를 통해 소자 내 핵심 부품을 열화시킨다. 이러한 환경 내 안정한 동작을 위하여 수동적 보호 기능을 가진 피막이 소자 외부를 감싸는 봉지막 전략이 도입되었다. 본 논문에서는 트랜지언트 전자소자의 등장 배경과 분해 거동을 포함한 최근 연구 동향과 작동 환경 내 물 침투를 방지하여 동작 신뢰도를 향상시킬 수 있는 봉지막 전략에 관하여 정리하였다.

Since transient electronic devices can operate under harsh conditions such as electrolytic solutions or inside the body, and be removed by hydrolysis after operation, they can replace conventional electronic devices in various research areas like biomedical implantable devices. Moreover, transient electronic devices that can dissolve in water and enzymes are the focus of the new concept of green technology, which can solve electrical waste issues. However, the surroundings of transient electronic devices can deteriorate internal device components. Thus, an encapsulation strategy is introduced for stable operation in solution by shielding the outside of a device with a passive barrier. This article summarizes recent research trends in transient electronic devices, including their background, dissolution behavior, and encapsulation strategies to enhance reliability by blocking water permeation.

(게재일: 2021.06.30)
3차원 인쇄 기술은 제품의 설계를 3차원으로 하여 조립없이 제품의 생산까지의 시간을 획기적으로 줄이고 복잡한 구조도 구현할 수 있어 미래의 기술로 각광받고 있다. 본 논문은 3차원 인쇄기술을 이용한 전자소자에 대한 최근 연구동향을 알아보면서 구성품, 전원공급장치와 회로에서의 연결과 3차원 인쇄기술 PCB의 응용한 연구논문들을 소개하고 있다. 3차원 인쇄기술로 제작한 전자소자는 원스톱으로 전자소자, 솔더링(soldering), 스태킹(stacking), 회로의 봉지막(encapsulation)까지 제작함으로써 생산설비의 단순화와 전자기기를 개인 맞춤형을 할 수 있는 가능성을 보여주었다.

3D printing, which designs product in three dimensions, draws attention as a technology that will lead the future for it dramatically shortens time for production without assembly, no matter how complex the structure is. The paper studies the latest researches of 3D-printed electronics and introduces papers studied electronics components, power supply, circuit interconnection and 3D-printed PCBs' applications. 3D-printed electronics showed possibility to simplify facilities and personalize electric devices by providing one-stop printing process of electronic components, soldering, stacking, and even encapsulation.

(게재일: 2021.06.30)