English: 7/ 00 Arrangements for writing information into, or reading information out from, a digital store (G11C 5/00 takes precedence; auxiliary circuits for stores using semiconductor devices G11C 11/4063, G11C 11/413, G11C 11/4193) [2,5] 7/ 02 . with means for avoiding parasitic signals 7/ 04 . with means for avoiding disturbances due to temperature effects 7/ 06 . Sense amplifiers; Associated circuits (amplifiers per se H03F, H03K) [1,7] 7/ 08 . . Control thereof [7] 7/ 10 . Input/output (I/O) data interface arrangements, e.g. I/O data control circuits, I/O data buffers (level conversion circuits in general H03K 19/0175) [7] 7/ 12 . Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines [7] 7/ 14 . Dummy cell management; Sense reference voltage generators [7] 7/ 16 . Storage of analogue signals in digital stores using an arrangement comprising analogue/digital (A/D) converters, digital memories and digital/analogue (D/A) converters [7] 7/ 18 . Bit line organisation; Bit line lay-out [7] 7/ 20 . Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory [7] 7/ 22 . Read-write (R-W) timing or clocking circuits; Read-write (R-W) control signal generators or management [7] 7/ 24 . Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells [7]
French: 7/ 00 Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique (G11C 5/00 a priorité; circuits auxiliaires pour mémoires utilisant des dispositifs à semi-conducteurs G11C 11/4063, G11C 11/413, G11C 11/4193) [2,5] 7/ 02 . avec des moyens d'éviter les signaux parasites 7/ 04 . avec des moyens d'éviter les effets perturbateurs thermiques 7/ 06 . Amplificateurs de lecture; Circuits associés (amplificateurs en soi H03F, H03K) [1,7] 7/ 08 . . Leur commande [7] 7/ 10 . Dispositions d'interface d'entrée/sortie (E/S, I/O) de données, p.ex. circuits de commande E/S de données, mémoires tampon de données E/S (circuits de conversion de niveau en général H03K 19/0175) [7] 7/ 12 . Circuits de commande de lignes de bits, p.ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, circuits d'égalisation, pour lignes de bits [7] 7/ 14 . Gestion de cellules factices; Générateurs de tension de référence de lecture [7] 7/ 16 . Emmagasinage de signaux analogiques dans des mémoires numériques utilisant une disposition comprenant des convertisseurs analogiques/numériques (A/N), des mémoires numériques et des convertisseurs numériques/analogiques (N/A) [7] 7/ 18 . Organisation de lignes de bits; Disposition de lignes de bits [7] 7/ 20 . Circuits d'initialisation de cellules de mémoire, p.ex. à la mise sous ou hors tension, effacement de mémoire, mémoire d'image latente [7] 7/ 22 . Circuits de synchronisation ou d'horloge pour la lecture-écriture (R-W); Générateurs ou gestion de signaux de commande pour la lecture-écriture (R-W) [7] 7/ 24 . Circuits de protection ou de sécurité pour cellules de mémoire, p.ex. dispositions pour empêcher la lecture ou l'écriture par inadvertance; Cellules d'état; Cellules de test [7]