mwirth-epo/epo-nmt-datasets huggingface dataset:
또한, 상기 배터리 릴레이 진단 방법은 배터리 팩에 포함된 릴레이의 온/오프 상태(예를 들면, 배터리 팩들의 간섭 여부)에 기초하여 진단을 수행하는 진단 방법일 수 있다.
In addition, the battery relay diagnostic method may be a diagnostic method of performing diagnosis based on the on/off state of relays included in the battery pack (e.g., whether or not there is interference between the battery packs).
도 6을 참조하면, 먼저 제1 스위치와 제2 스위치가 모두 열려 오프 상태인 경우, 제1 스위치 양단의 전압을 복수의 배터리 팩에 대하여 동시에 측정한다(S610).
Referring to FIG. 6, a voltage across the first switch are simultaneously measured for the plurality of battery packs when both the first switch and the second switch are open and are in the off state (S610).
그리고, 제1 스위치와 제2 스위치가 오프인 상태에서 제1 스위치의 배터리 셀 모듈의 (+)측 단이 제2 스위치의 부하 측 단과 연결된 전압을 복수의 배터리 팩 각각에 대하여 순차적으로 측정한다(S620).
Then, when the first switch and the second switch are in the off state, a voltage across a terminal of the first switch close to a (+) side of the battery cell module and a terminal of the second switch close to the load part is sequentially measured for each of the plurality of battery packs (S620).
다음으로, 제1 스위치가 오프 상태이고, 제2 스위치가 닫혀 온 상태인 경우, 제1 스위치의 배터리 셀 모듈의 (+)측 단이 제2 스위치의 부하 측 단과 연결된 전압을 복수의 배터리 팩에 대하여 동시에 측정한다(S630).
Then, when the first switch is in the off state and the second switch is closed and is in the on state, the voltage across the terminal of the first switch close to the (+) side of the battery cell module and the terminal of the second switch close to the load part is simultaneously measured for the plurality of battery packs (S630).
그리고, 제1 스위치와 상기 제2 스위치가 모두 닫혀 온 상태인 경우, 제1 스위치 양단의 전압을 복수의 배터리 팩 각각에 대하여 순차적으로 측정한다(S640).
Then, when both the first switch and the second switch are closed and are in the on state, the voltage across the first switch is sequentially measured for each of the plurality of battery packs (S640).
한편, 도 6에는 나타내지 않았으나, 본 발명의 일 실시 예에 따른 배터리 릴레이 진단 방법은 복수의 배터리 팩의 제1 스위치와 제2 스위치 중 적어도 하나에 이상이 발생한 것으로 판단된 경우 경고 알림을 발생시키는 단계를 포함할 수 있다.
On the other hand, although not illustrated in FIG. 6, the battery relay diagnostic method according to an embodiment of the present disclosure may include generating a warning notification when the diagnostic unit determines that an abnormality occurs in at least one of the first switch and the second switch in the plurality of battery packs.
이와 같이, 본 발명의 일 실시 예에 따른 배터리 릴레이 진단 방법에 의하면. 병렬로 연결되어 있는 배터리 팩의 프리차지 회로 구성을 최소화하여 비용을 절감하고 제어 로직을 단순화할 수 있으며, 병렬로 연결된 다른 배터리 팩의 간섭에 의한 영향을 고려하여 각 릴레이 상태에 따른 진단을 수행함으로써 오진단을 방지할 수 있다.
As described above, with the battery relay diagnostic method of the present disclosure, it is possible to reduce cost and simplify control logic by minimizing the configuration of the pre-charge circuit of battery packs connected in parallel, and to prevent misdiagnosis by performing diagnosis according to a state of each relay in consideration of the effect of interference from other battery packs connected in parallel.
도 7을 참조하면, 배터리 릴레이 진단 장치(700)는, 각종 처리 및 각 구성을 제어하는 마이크로컨트롤러(MCU; 710)와, 운영체제 프로그램 및 각종 프로그램(예로서, 제1, 2 스위치의 상태를 진단할 수 있는 배터리 릴레이 진단 알고리즘 프로그램, 배터리 팩 내 스위치를 제어할 수 있는 배터리 스위칭 제어 프로그램) 등이 기록되는 메모리(720)와, 배터리 셀 모듈 및/또는 스위칭 소자의 전압, 전류, 온도 등의 데이터가 오고 갈 수 있는 입력 인터페이스 및 출력 인터페이스를 제공하는 입출력 인터페이스(730)와, 유무선 통신망을 통해 외부와 통신 가능한 통신 인터페이스(740)를 구비할 수 있다.
Referring to FIG. 7, a battery relay diagnostic device 700 may include a microcontroller (MCU) 710 controlling various processes and configurations, a memory 720 in which operating system programs and various programs (e.g., a battery relay diagnostic algorithm program capable of diagnosing the state of the first switch and the second switch, and a battery switching control program capable of controlling a switch in the battery pack) are recorded, an input/output interface 730 for providing an input interface and an output interface through which data of the battery cell module and/or the switching element, such as voltage, current, and temperature, can flow, and a communication interface 740 capable of communicating with the outside through a wired or wireless communication network.
이와 같이, 본 발명에 따른 컴퓨터 프로그램은 메모리(720)에 기록되고, 마이크로 컨트롤러(710)에 의해 처리됨으로써 예를 들면 도 2에서 도시한 각 기능 블록들을 수행하는 모듈로서 구현될 수 있다.
As described above, the computer program according to the present disclosure may be recorded in the memory 720 and processed by the microcontroller 710, so that it may be implemented as a module that performs each functional block illustrated in FIG. 2.
이상에서는 본 발명이 배터리 팩 내 프리차지 회로가 없는 구조로 설명하였으나, 프리차지가 있는 배터리라 할지라도 본 발명에 적용된 원리는 동일하게 적용할 수 있다.
In the above, the present disclosure has been described as a structure without the pre-charge circuit in the battery pack; however, the principle applied to the present disclosure is to be applied in the same way even for a battery with a pre-charge.
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다.
In the description above, although all components constituting the aspects of the present disclosure have been described as being combined into one unit or operated in combination, the present disclosure is not necessarily limited to such aspects.
즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.
That is, within the objective scope of the present disclosure, one or more components may be selectively and operatively combined in any number.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다.
In addition, terms such as "include", "comprise", or "have" described above mean that the corresponding component can be present unless otherwise stated, and thus it should be construed that other components may be further included rather than excluding other components.
기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다.
All terms including technical or scientific terms have the same meaning as commonly understood by those of ordinary skill in the art to which the embodiments of the present disclosure belong, unless otherwise defined.
사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
Terms commonly used such as those defined in dictionaries should be interpreted as having a meaning that is consistent with their meaning in the context of the related art and will not be interpreted in an idealized or overly formal sense unless expressly so defined in the present disclosure.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
The above description is merely illustrative of the technical idea of the present disclosure, and those of ordinary skill in the art to which the present disclosure pertains will be able to make various modifications and variations without departing from the essential characteristics of the present disclosure.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
Accordingly, the embodiments disclosed in the present disclosure are not intended to limit the technical idea of the present disclosure, but to explain the technical idea, and the scope of the technical idea of the present disclosure is not limited by these embodiments.
본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
The scope of protection of the present disclosure should be interpreted by the accompanying claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present disclosure.
하이측 스위치는 제1 면 상의 소스 패드 및 제1 면 반대편의 제2 면 상의 드레인 패드를 포함하고, 하이측 스위치의 드레인 패드는 V, Sub[attributes={}; value=[high]], 패드를 향하고, 소스 패드는 스위치 노드 커넥터에 접속된다.]
The high side switch comprises a source pad on a first side and a drain pad on a second side opposing the first side, wherein the drain pad of the high side switch faces towards the Vhigh pad and the source pad of the high side switch is connected to the switch mode connector.
[V, Sub[attributes={}; value=[high]], 패드, V, Sub[attributes={}; value=[low]], 패드, 스위치 노드 패드 및 하나 이상의 로직 패드는 리드프레임의 부분에 의해 제공될 수 있다.
The Vhigh pad, the Vlow pad, the switch node pad and the one or more logic pads may be provided by portions of a leadframe.
이들 실시예에서, 로우측 스위치의 소스 패드는 V, Sub[attributes={}; value=[low]], 패드 상에 실장되고, 하이측 스위치의 드레인 패드는 리드프레임의 V, Sub[attributes={}; value=[high]], 패드 상에 실장된다.]
In these embodiments, the source pad of the low side switch is mounted on the Vlow pad and the drain pad of the high side switch is mounted on the Vhigh pad of the leadframe.
[임베디드 칩 기술을 이용하여 제조된 반도체 모듈에서, V, Sub[attributes={}; value=[high]], 패드, V, Sub[attributes={}; value=[low]], 패드, 스위치 노드 패드 및 하나 이상의 로직 패드는 로우측 스위치, 하이측 스위치 및 제어 칩을 덮는 모듈의 절연층 상에 형성될 수 있다.
In a semiconductor module fabricated using embedded chip technology, the Vhigh pad, the Vlow pad, the switch node pad and the one or more logic pads may be formed on an insulating layer of the module that covers the low side switch, the high side switch and the control chip.
로우측 스위치의 소스 패드는 하나 이상의 전도성 비아에 의해 V, Sub[attributes={}; value=[low]], 패드에 접속될 수 있고, 하이측 스위치의 드레인 패드는 하나 이상의 전도성 비아에 의해 V, Sub[attributes={}; value=[high]], 패드에 접속될 수 있다.]
The source pad of the low side switch may be connected to the Vlow pad by one or more conductive vias and the drain pad of the high side switch may be connected to the Vhigh pad by one or more conductive vias.
[일부 실시예에서, 수직 트랜지스터 소자는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 소자, IGBT(Insulated Gate Bipolar Transistor) 소자 또는 BJT(Bipolar Junction Transistor)일 수 있다.]
In some embodiments, the vertical transistor device is a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) device, an insulated gate bipolar transistor (IGBT) device or a Bipolar Junction Transistor (BJT).
[트랜지스터 소자의 전극 또는 단자는 여기에서 소스, 드레인 및 게이트로 지칭된다.
The electrodes or terminals of the transistor device are referred to herein as source, drain and gate.
본 명세서에 사용된 바와 같이, 이들 용어는 또한 절연 게이트 바이폴라 트랜지스터(IGBT)와 같은 다른 유형의 트랜지스터 소자의 기능적으로 등가인 단자를 포함한다.
As used herein, these terms also encompass the functionally equivalent terminals of other types of transistor devices, such as an insulated gate bipolar transistor (IGBT).
예를 들어, 여기서 사용된 "소스"란 용어는 MOSFET 소자 및 초접합 소자의 소스뿐만 아니라 절연 게이트 바이폴라 트랜지스터(IGBT) 소자의 에미터 및 바이폴라 접합 트랜지스터(BJT)의 에미터도 포함하고, "드레인"이란 용어는 MOSFET 소자 또는 초접합 소자의 드레인뿐만 아니라 절연 게이트 바이폴라 트랜지스터(IGBT) 소자의 콜렉터 및 BJT 소자의 콜렉터도 포함하며, "게이트"란 용어는 MOSFET 소자 또는 초접합 소자의 게이트뿐만 아니라 절연 게이트 바이폴라 트랜지스터(IGBT) 소자의 게이트와 BJT 소자의 베이스도 포함한다.]
For example, as used herein, the term "source" encompasses not only a source of a MOSFET device and of a superjunction device but also an emitter of an insulator gate bipolar transistor (IGBT) device and an emitter of a Bipolar Junction Transistor (BJT) device, the term "drain" encompasses not only a drain of a MOSFET device or of a superjunction device but also a collector of an insulator gate bipolar transistor (IGBT) device and a collector of a BJT device, and the term "gate" encompasses not only a gate of a MOSFET device or of a superjunction device but also a gate of an insulator gate bipolar transistor (IGBT) device and a base of a BJT device.
[일부 실시예에서, 반도체 모듈은 인덕터를 더 포함한다.
In some embodiments, the semiconductor module further comprises an inductor.
일부 실시예에서, 인덕터는 스위치 노드 커넥터와 출력 패드(V, Sub[attributes={}; value=[out]], ) 사이에 전기적으로 연결되는 출력 인덕터이다.
In some embodiments, the inductor is an output inductor that is electrically coupled between the switch node connector and an output pad Vout.
이들 실시예에서, 반도체 모듈은 V, Sub[attributes={}; value=[high]], 패드, V, Sub[attributes={}; value=[low]], 패드, V, Sub[attributes={}; value=[out]], 패드 및 하나 이상의 로직 패드를 포함하는 풋프린트를 포함한다.]
In these embodiments, the semiconductor module comprises a footprint comprising a Vhigh pad, a Vlow pad, a Vout pad and one or more logic pads.
[당업자는 다음의 상세한 설명을 읽고 첨부 도면을 살펴보면 추가적인 특징 및 이점을 이해할 수 있을 것이다.]
Those skilled in the art will recognize additional features and advantages upon reading the following detailed description, and upon viewing the accompanying drawings.
[도면의 예들은 반드시 서로에 대해 축척되지는 않는다.
The elements of the drawings are not necessarily to scale relative to each other.
유사한 참조 번호는 상응하는 유사한 부분을 나타낸다.
Like reference numerals designate corresponding similar parts.
도시된 다양한 실시예의 특징들은 이들이 서로를 배제하지 않는 한 결합될 수 있다.
The features of the various illustrated embodiments can be combined unless they exclude each other.
실시예들은 도면에 도시되고, 다음의 설명에서 상세하게 설명된다.
Exemplary embodiments are depicted in the drawings and are detailed in the description which follows.
도 1은 일 실시예에 따른 반도체 모듈의 개략적인 평면도이다.
Figure 1 illustrates a schematic plan view of a semiconductor module according to an embodiment.
도 2는 일 실시예에 따른 반도체 모듈의 개략적인 평면도이다.
Figure 2 illustrates a schematic plan view of a semiconductor module according to an embodiment.
도 3은 도 3a 및 3b를 포함하며, 일 실시예에 따른 반도체 모듈의 평면도 및 단면도이다.
Figure 3, which includes figures 3A and 3B, illustrates a plan view and a cross-sectional view of a semiconductor module according to an embodiment.
도 4는 일 실시예에 따른 반도체 모듈의 개략적인 평면도이다.
Figure 4 illustrates a plan view of a semiconductor module according to an embodiment.
도 5은 도 5a 내지 5c를 포함하며, 일 실시예에 따른 반도체 모듈의 투시도, 단면도 및 투명한 평면도이다.
Figure 5, which includes figures 5A to 5C illustrates a perspective view, a side view and a partially transparent plan view of a semiconductor module according to an embodiment.
도 6은 일 실시예에 따른 반도체 모듈의 투시도이다.]
Figure 6 illustrates a perspective view of a semiconductor module according to an embodiment.
[다음의 상세한 설명에서는, 본 명세서의 일부를 이루는 첨부 도면을 참조하며, 이들 도면은 본 발명을 실시하는데 이용될 수 있는 특정 실시예를 예시로서 보여준다.
In the following detailed description, reference is made to the accompanying drawings, which form a part hereof, and in which is shown by way of illustration specific embodiments in which the invention may be practiced.
이와 관련하여, "상부", "하부", "전방", "후방", "선행", "후행" 등과 같은 방향 용어는 도면(들)의 방향을 참조하여 사용된다.
In this regard, directional terminology, such as "top", "bottom", "front", "back", "leading", "trailing", etc., is used with reference to the orientation of the figure(s) being described.
실시예의 구성요소들은 다수의 상이한 방향으로 위치할 수 있기 때문에, 방향 용어는 예시를 위해 사용되며 어떤 식으로든 제한하는 것은 아니다.
Because components of the embodiments can be positioned in a number of different orientations, the directional terminology is used for purposes of illustration and is in no way limiting.
다른 실시예가 이용될 수 있고 본 발명의 범위를 벗어나지 않고 구조적 또는 논리적 변경이 이루어질 수 있음을 이해해야 한다.
It is to be understood that other embodiments may be utilized and structural or logical changes may be made without departing from the scope of the present invention.
다음의 상세한 설명은 제한적인 의미로 받아들여서는 안 되며, 본 발명의 범위는 첨부된 청구범위에 의해 정의된다.]
The following detailed description, thereof, is not to be taken in a limiting sense, and the scope of the present invention is defined by the appended claims.
[다수의 실시예가 아래에서 설명될 것이다.
A number of exemplary embodiments will be explained below.
이 경우, 동일한 구조적 특징은 도면에서 동일 또는 유사한 참조 기호로 식별된다.
In this case, identical structural features are identified by identical or similar reference symbols in the figures.
본 설명의 맥락에서, "측면" 또는 "측면 방향"은 반도체 재료 또는 반도체 캐리어의 측 방향 범위에 일반적으로 평행한 방향 또는 범위를 의미하는 것으로 이해해야 한다.
In the context of the present description, "lateral" or "lateral direction" should be understood to mean a direction or extent that runs generally parallel to the lateral extent of a semiconductor material or semiconductor carrier.
따라서, 측면 방향은 일반적으로 이들 표면 또는 측면에 평행하게 연장된다.
The lateral direction thus extends generally parallel to these surfaces or sides.
반면에, "수직" 또는 "수직 방향"이라는 용어는 일반적으로 이들 표면 또는 측면에, 즉 측면 방향에 직교하는 방향을 의미하는 것으로 이해된다.
In contrast thereto, the term "vertical" or "vertical direction" is understood to mean a direction that runs generally perpendicular to these surfaces or sides and thus to the lateral direction.
따라서, 수직 방향은 반도체 재료 또는 반도체 캐리어의 두께 방향이다.]
The vertical direction therefore runs in the thickness direction of the semiconductor material or semiconductor carrier.
[본 명세서에서, 층, 영역 또는 기판과 같은 요소가 다른 요소 "위에" 있거나 "위로" 연장되는 것으로 언급되는 경우, 그 요소가 다른 요소 바로 위에 위치하거나 또는 그 바로 위로 연장될 수도 있고, 또는 중간 요소들이 존재할 수도 있다.
As employed in this specification, when an element such as a layer, region or substrate is referred to as being "on" or extending "onto" another element, it can be directly on or extend directly onto the other element or intervening elements may also be present.
반면에, 요소가 다른 요소 "바로 위에" 있거나 또는 "바로 위로" 연장되는 것으로 언급될 경우에는, 중간 요소가 존재하지 않는다.]
In contrast, when an element is referred to as being "directly on" or extending "directly onto" another element, there are no intervening elements present.
[본 명세서에서, 한 요소가 다른 요소에 "연결된" 또는 "결합된" 것으로 언급되는 경우, 다른 요소에 직접 연결되거나 결합될 수도 있고, 중간 요소가 존재할 수도 있다.
As employed in this specification, when an element is referred to as being "connected" or "coupled" to another element, it can be directly connected or coupled to the other element or intervening elements may be present.
반면에, 한 요소가 다른 요소에 "직접 연결"되거나 또는 "직접 결합"되는 것으로 언급될 경우에는, 중간 요소가 존재하지 않는다.]
In contrast, when an element is referred to as being "directly connected" or "directly coupled" to another element, there are no intervening elements present.
[본 발명은 전기적 성능의 개선을 위해, 통합 전력 변환기라고도 하는 통합 파워 스테이지에서 전류 흐름의 균형을 맞추는 문제를 해결한다.
The present invention addresses balancing current flow in integrated power stages, also referred to integrated power converters, for improvement of the electrical performance.
통합 파워 스테이지는 일반적으로 로우측 스위치와 하이측 스위치를 포함하는 하프 브리지(half-bridge) 회로와, 일반적으로는 하이측 스위치와 로우측 스위치를 구동하기 위한 드라이버 회로를 갖는 제어 칩을 포함한다.
An integrated power stage typically includes a half-bridge circuit including a low side switch and a high side switch and a control chip, commonly with driver circuitry for driving the high side switch and the low side switch.
파워 스테이지는 일반적으로 반도체 모듈로 제공된다.]
The power stage is commonly provided as a semiconductor module.
[전력 반도체 기술의 지속적인 개발로 로우측 스위치와 하이측 스위치를 제공하는 트랜지스터 소자의 Rdson이 감소하였고, 이는 전반적인 효율을 향상시키기 위해 파워 스테이지 패키지의 저항을 더욱 감소시키려는 요구로 이어지는데, 이는 통합 파워 스테이지의 전기 저항은 전도 손실에 영향을 미치며, 따라서 파워 스테이지의 총 손실에 영향을 미치기 때문이다.
Continuous development of power semiconductor technologies resulting in the reduction of Rdson of the transistor devices providing the low side switch and the high side switch leads to the desire for further reduction of resistance of the power stage package in order to improve the overall efficiency, since the electrical resistance of the integrated power stage affects the conduction losses and, therefore, the total losses in the power stage.
일부 파워 스테이지 모듈은, 예를 들어, 두 트랜지스터 소자 사이의 스위치 노드 접속에서 균일하지 않은 전류 흐름을 가지며, 이는 다시 전력 손실과 패키지 저항을 증가시킬 수 있다.
Some power stage modules have non-homogeneous current flow, for example in the switch node connection between the two transistor devices, which in turn can lead to an increase of power losses and package resistance.
일부 파워 스테이지 모듈은 두 트랜지스터 소자의 비대칭 상호 위치를 갖는다.
Some power stage modules have a non-symmetrical mutual position of the two transistor devices.
이러한 비대칭 상호 위치는 특히 두 트랜지스터 소자 사이의 스위치 노드 접속에서 비균질 전류 흐름을 유발할 수 있다.
This non-symmetrical mutual position may lead to non-homogeneous current flow, in particular in the switch node connection between the two transistor devices.
전류 밀도 분포의 불균일성은 와전류의 발생으로 인해 주파수가 증가함에 따라 증가하는 경향이 있으므로, 이러한 부정적인 영향은 MHz 범위의 드라이버 주파수를 갖는 소자에 특히 강하다.]
Non-uniformities in the current density distribution tend to increase with an increase in frequency due to generation of eddy currents so that this negative effect is especially strong for devices with a driver frequency in MHz range.
[본 발명에 따르면, 전류 흐름을 균일하게 하고 파워 스테이지 내에서 보다 균일하게 만들기 위해, 1차 전류 경로 외에 "브리지" 또는 2차 전류 경로에 의해 트랜지스터 소자의 저전류 밀도 영역들을 접속하는 것이 제안된다.
According to the invention, in order to homogenise current flow and make it more uniform within the power stage, it is proposed to connect low current density areas of the transistor devices by a "bridge" or secondary current path in addition to the primary path.
1차 경로는 일반적으로 두 트랜지스터 사이의 최단 경로이다.
The primary path is typically the shortest path between the two transistors.
이것은 전류 흐름을 밸런싱하고 전력 손실 밀도 분포가 더 균일해질 수 있도록 스위치 노드 접속에 두 개의 경로를 생성한다.
This creates two paths in the switch node connection to balance current flow and to enable the power loss density distribution to become more homogeneous.
활성성분으로 하기 화학식 1의 화합물, 또는 이의 약제학적으로 허용되는 염 또는 이성질체; 및 생체적합성 고분자를 포함하는 주사용 약제학적 조성물:[화학식 1] 상기 식에서,R1은 알킬, 사이클로알킬, 아릴 또는 -C(O)R2을 나타내고,R2는 알킬, 사이클로알킬, 아릴, 아릴알킬, 또는 N, O 및 S로부터 선택되는 하나 이상의 헤테로원자를 포함하는 헤테로아릴을 나타내며,상기 알킬, 사이클로알킬, 아릴알킬 및 헤테로아릴은 임의로 치환되며, 치환기는 알킬, 사이클로알킬, 하이드록시, 할로, 할로알킬, 아실, 아미노, 알콕시, 카보알콕시, 카복시, 카복시아미노, 시아노, 니트로, 티올, 아릴옥시, 설폭시 및 구아니도기로부터 선택되는 하나 이상이다.
A pharmaceutical composition for injection comprising a compound of the following Formula 1, or a pharmaceutically acceptable salt or isomer thereof as an active ingredient; and a biocompatible polymer: wherein R1 represents alkyl, cycloalkyl, aryl or -C(O)R2; R2 represents alkyl, cycloalkyl, aryl, arylalkyl, or heteroaryl including one or more heteroatoms selected from N, O and S; and the alkyl, cycloalkyl, arylalkyl and heteroaryl are optionally substituted, and the substituent may be one or more selected from alkyl, cycloalkyl, hydroxy, halo, haloalkyl, acyl, amino, alkoxy, carboalkoxy, carboxy, carboxyamino, cyano, nitro, thiol, aryloxy, sulfoxy and guanido group.
제1항에 있어서, R1은 C1-C8 알킬 또는 -C(O)R2을 나타내며,R2는 C1-C20 알킬, C6-C10아릴 또는 C6-C10아릴-C1-C7알킬인 것을 특징으로 하는 주사용 약제학적 조성물.
The pharmaceutical composition for injection according to Claim 1, wherein R1 represents C1-C8 alkyl or -C(O)R2; and R2 represents C1-C20 alkyl, C6-C10 aryl or C6-C10 aryl-C1-C7 alkyl.
제1항에 있어서, R1은 C1-C5알킬 또는 -C(O)R2을 나타내고,R2는 C1-C15 알킬, C6-C10아릴 또는 C6-C10아릴-C1-C5알킬을 나타내며,치환기는 알킬 또는 할로알킬인 것을 특징으로 하는 주사용 약제학적 조성물.
The pharmaceutical composition for injection according to Claim 1, wherein R1 represents C1-C5 alkyl or -C(O)R2; R2 represents C1-C15 alkyl, C6-C10 aryl or C6-C10 aryl-C1-C5 alkyl; and the substituent is alkyl or haloalkyl.