mwirth-epo/epo-nmt-datasets huggingface dataset:
Tuttavia, non si dovrebbe considerare il procedimento secondo una o più forme di attuazione come limitato al modello di fitting presentato come esempio: la soluzione secondo una o più forme di attuazione può essere generalizzata a livelli di corrente differenti con variazioni di livello differenti durante il duty cycle (cioè, commutazione a on/off della micro-piastra scaldante).
However, the method according to one or more embodiments should not be considered as limited to the exemplified fitting model: the solution according to one or more embodiments may be generalized to different current levels with different level variations during the duty cycle (i.e., on/off switching of the micro-hot plate).
Perciò, una o più forme di attuazione possono riferirsi a un duty cycle qualsiasi che può produrre una fase transitoria predicibile nella risposta R del sensore che può essere sottoposta a fitting on-the-fly durante il quarto intervallo di tempo T4.
Therefore, one or more embodiments may relate to any duty cycle that may produce a predictable transitory phase in the sensor response R that may be fit on fly during the fourth time interval T4.
Nella Figura 10, si può osservare un esempio di risultati di un’analisi e di una predizione, in cui i valori rappresentati possono essere valori acquisiti a ogni ciclo, in istanti di tempo specifici di esso.
An example of analysis and prediction results may be observed in FIG. 10, wherein the represented values may be values acquired every cycle, at specific time instants thereof.
Come esemplificato qui, se il ciclo Tc corrisponde sostanzialmente a un minuto, i valori rappresentati nella Figura 10 possono essere acquisiti a ogni ciclo, cioè, ogni minuto, per esempio alla fine del quarto intervallo di tempo T4 e/o alla fine del secondo intervallo di tempo T2.
As exemplified herein, if the cycle Tc substantially correspond to a minute, the values represented in FIG. 10may be acquired each cycle, i.e., each minute, for example at the end of the fourth time interval T4and/or at the end of the second time interval T2.
La concentrazione di gas può essere calcolata quindi in base ai valori predetti P rappresentati nella Figura 10, cioè in funzione dei valori della risposta R predetti agli istanti di tempo Tm di ciascun ciclo.
The gas concentration may be then calculated based on the predicted values P represented in FIG. 10, i.e., as a function of the response values R predicted at time instants Tm of each cycle.
La linea tra questi nodi (per brevità, questi due nodi saranno identificati in seguito semplicemente come Vout1 e Vout2) comprende un’induttanza Laux e due switch S1, S2.
The line between these nodes (for the sake of brevity, these two nodes will be identified in the following simply as Vout1 and Vout2) comprises an inductance Laux and two switches S1, S2.
Questi possono essere controllati da rispettivi segnali (per es., Cs1, Cs2) come discusso in seguito.
These may be controlled by respective signals (e.g. Cs1, Cs2) as discussed in the following.
I terminali opposti di Laux sono accoppiati a S1 e S2; vale a dire, Laux è posta tra S1 e S2.
The opposed terminals of Laux are coupled to S1 and S2; that is, Laux is set between S1 and S2.
Di conseguenza, lo switch S1 controllerà l’accoppiamento dell’induttanza Laux con l’uscita Vout1 (semi-ponte HB1) e lo switch S2 controllerà l’accoppiamento dell’induttanza Laux con l’uscita Vout2 (semi-ponte HB2).
Consequently, the switch S1 will control coupling of the inductance Laux with the output Vout1 (half bridge HB1) and the switch S2 will control coupling of the inductance Laux with the output Vout2 (half bridge HB2).
In una o più forme di attuazione, gli switch S1, S2 possono essere incorporati nello stesso circuito integrato (monolitico) dell’amplificatore (si veda la Figura 1).
In one or more embodiments, the switches S1, S2 can be incorporated in the same (monolithic) integrated circuit of the amplifier (see Figure 1 ).
In una o più forme di attuazione, l’induttanza Laux può essere implementata come un componente distinto, per es., esterno.
In one or more embodiments, the inductance Laux can be implemented as a distinct, e.g., external component.
In una o più forme di attuazione, tuttavia, l’induttanza Laux può essere fornita (almeno in parte) come una formazione (linea o pista) conduttiva elettricamente su una scheda a circuito stampato che ospita il circuito qui discusso, rendendo così superfluo fornire un componente distinto a tale scopo.
In one or more embodiments, however, the inductance Laux can be provided (at least in part) as an electrically conductive formation (line or track) on a printed circuit board hosting the circuit discussed herein, thus making it unnecessary to provide a distinct component for that purpose.
La rappresentazione della Figura 2 comprende anche due capacità Caux1, Caux2 ulteriori rispettivamente tra le uscite Vout1, Vout2 e la massa.
The representation of Figure 2 also includes two further capacitances Cauxl, Caux2 between the outputs Vout1, Vout2 respectively and ground.
In modo simile all’induttanza Laux, le capacità Caux1, Caux2 possono essere fornite come componenti distinti, per es., esterni.
Similarly to the inductance Laux, the capacitances Cauxl, Caux2 can be provided as distinct, e.g. external, components.
In una o più forme di attuazione, tuttavia le capacità Caux1, Caux2 possono essere fornite (almeno in parte) dalle capacità parassite rispettivamente dei transistori H1, L1 (Caux1) e H2, L2 (Caux2), rendendo così superfluo fornire componenti distinti a tale scopo.
In one or more embodiments, however, the capacitances Cauxl, Caux2 can be provided (at least in part) by the parasitic capacitances of the transistors H1, L1 (Caux1) and H2, L2 (Caux2), respectively, thus making it unnecessary to provide distinct components for that purpose.
Gli schemi nella Figura 3 sono esempi di un possibile comportamento nel tempo di vari segnali in forme di attuazione, ipotizzando (come può essere ragionevolmente il caso) comportamenti modulati PWM complementari di In_pwm1 e In_pwm2 (indicati in generale con In_pwm nella parte a) della Figura 3).
The diagrams in Figure 3 are exemplary of a possible time behavior of various signals in embodiments, assuming (as it may reasonably be the case) complementary PWM-modulated behaviors of In_pwm1 and In_pwm2 (generally labeled In_pwm in portion a) of Figure 3 ).
Nella Figura 3: - nella parte b), è rappresentato il comportamento del segnale Vout2: il segnale Vout1 presenterà lo stesso comportamento in maniera complementare, vale a dire, con Vout1 “bassa” quando Vout2 è “alta” e Vout2 “bassa” quando Vout1 è “alta”; - le parti c) e d) rappresentano le condizioni di attivato (on) e di disattivato (off) dei transistori highside e low-side (H2 e L2, rispettivamente) nel semi-ponte HB2; - la parte e) rappresenta possibili segnali di controllo Cs1=Cs2 applicati agli switch S1 e S2, ipotizzando che un valore di “On” corrisponda al fatto che lo switch associato è reso conduttivo; e - la parte f) esemplifica un possibile comportamento nel tempo della corrente ILaux attraverso l’induttanza ausiliaria Laux.
In Figure 3 :in portion b), the behaviour of the signal Vout2 is shown: the signal Vout1 will exhibit the same behavior in a complementary manner, that is, with Vout1 "low" when Vout2 is "high" and Vout2 "low" when Vout1 is "high";portions c) and d) portray the on and off conditions of the high-side and low-side transistors (H2 and L2, respectively) in the half bridge HB2;portion e) portrays possible control signals Cs1=Cs2 applied to the switches S1 and S2, by assuming that an "On" value corresponds to the associated switch being made conductive; andportion f) exemplifies a possible time behavior of the current ILaux through the auxiliary inductance Laux.
Per brevità, nella Figura 3 è rappresentato come esempio soltanto il comportamento del semi-ponte HB2 (che comprende il transistore high-side H2 e il transistore lowside L2).
For the sake of brevity, only the behavior of the half bridge HB2 (including the high-side transistor H2 and the low-side transistor L2) is exemplified in Figure 3.
Come indicato, lo stesso comportamento è rispecchiato in effetti nel semi-ponte HB1 in modo complementare (scostamento (“offset”) di fase di 180°) a causa del comportamento complementare nel tempo di In_pwm1 e In_pwm2.
As noted, the same behavior is in fact mirrored in the half bridge HB1 in a complementary way (180° phase offset) due to the complementary time behavior of In_pwm1 and In_pwm2.
Vale a dire: - il transistore high-side H2 in HB2 che è disattivato (reso non conduttivo) e attivato (reso conduttivo) alternativamente come è illustrato nella parte c) della Figura 3 è rispecchiato dal transistore low-side L1 in HB1 che è disattivato (reso non conduttivo) e attivato (reso conduttivo) in modo corrispondente da corrispondenti segnali di pilotaggio VL1=VH2 applicati ai rispettivi terminali di controllo (per es., i gate) con questi segnali di controllo generati, per es., da un blocco di controllo 27 come rappresentato nella Figura 4 (discussa in seguito); - il transistore low-side L2 in HB2 che è attivato (reso conduttivo) e disattivato (reso non conduttivo) alternativamente come illustrato nella parte d) della Figura 3 è rispecchiato dal transistore high-side L1 in HB1 che è attivato (reso conduttivo) e disattivato (reso non conduttivo) in modo corrispondente da corrispondenti segnali di pilotaggio VH1=VL2 applicati ai rispettivi terminali di controllo (per es., i gate) con questi segnali di controllo generati, per es., come rappresentato nella Figura 4.
That is:the high-side transistor H2 in HB2 being alternatively turned off (made non-conductive) and on (made conductive) as illustrated in portion c) of Figure 3 is mirrored by the low-side transistor L1 in HB1 being correspondingly turned off (made non-conductive) and on (made conductive) by corresponding drive signals VL1=VH2 applied to the respective control terminals (e.g. gates) with these control signals generated, e.g. by a control block 27 as shown in Figure 4 (discussed in the following);the low-side transistor L2 in HB2 being alternatively turned on (made conductive) and off (made non-conductive) as illustrated in portion d) of Figure 3 is mirrored by the high-side transistor L1 in HB1 being correspondingly turned on (made conductive) and off (made non-conductive) by corresponding drive signals VH1=VL2 applied to the respective control terminals (e.g. gates) with these control signals generated, e.g. as shown in Figure 4.
Questo tipo di funzionamento, che comprende sequenze di commutazione alternate dei transistori high-side H1, H2 e dei transistori low-side L1, L2 nei semi-ponti HB1, HB2 in cui: - una prima coppia di transistori che comprende il transistore high-side (H2 rispettivamente H1) in uno (HB2 rispettivamente HB1) dei semi-ponti e il transistore lowside (L1 rispettivamente L2) nell’altro (HB1 rispettivamente HB2) dei semi-ponti è commutata a uno stato non conduttivo, e - una seconda coppia di transistori che comprende il transistore high-side (H1 rispettivamente H2) nell’altro (HB1 rispettivamente HB2) dei semi-ponti e un transistore low-side (L2 rispettivamente L1) nell’uno (HB2 rispettivamente HB1) dei semi-ponti (HB1, HB2) è commutata a uno strato conduttivo, è convenzionale nella tecnica, rendendo così superfluo fornire qui una descrizione più dettagliata.
This type of operation, including alternate switching sequences of the high-side transistors H1, H2 and the low-side transistors L1, L2 in the half bridges HB1, HB2 wherein:a first pair of transistors comprising the high-side transistor (H2 resp.
Come rappresentato, per es., nella parte e) della Figura 3, gli switch S1 e S2 sono attivati (vale a dire accesi, cioè resi conduttivi) tramite segnali Cs1 e Cs2 durante i periodi di tempo ta-tb e t1- t2 dove, nelle sequenze di commutazione alternate discusse precedentemente, entrambe le coppie di transistori sono non conduttive, cioè, con la prima coppia portata nello stato non conduttivo e la seconda coppia non ancora nello stato conduttivo.
As shown, e.g., in portion e) of Figure 3, the switches S1 and S2 are activated (that is turned on, namely made conductive) via signals Cs1 and Cs2 during the time periods ta-tb and t1-t2 where, in the alternate switching sequences discussed previously, both transistor pairs are non-conductive, namely, with the first pair brought to the non-conductive state and the second pair not yet in the conductive state.
Per esempio, nella Figura 3: - ta-tb è l’intervallo in cui H2 è stato disattivato e L2 non è ancora attivato; - t1-t2 è l’intervallo in cui L2 è stato disattivato e H2 non è ancora attivato.
For instance, in Figure 3 :ta-tb is the interval where H2 has been turned off and L2 is not turned on yet;t1-t2 is the interval where L2 has been turned off and H2 is not turned on yet.
In una o più forme di attuazione, gli istanti ta e t1 in cui gli switch S1 e S2 sono attivati (resi conduttivi) possono essere temporizzati dalle corrispondenti transizioni (per es., 0→1 e 1→0) dei segnali In_pwm.
In one or more embodiments, the instants ta and t1 where the switches S1 and S2 are turned on (made conductive) can be timed by the corresponding transitions (e.g. 0→1 and 1→0) of the In_pwm signals.
Per contro, gli istanti tb e t2 in cui gli switch S1 e S2 sono disattivati (resi non conduttivi) possono essere controllati (anche) confrontando il segnale nel nodo tra il transistore high-side e quello low-side (nella Figura 3, è rappresentato come esempio il segnale Vout2 tra H2 e L2) in funzione di due valori di soglia Vth_h (soglia superiore) e Vth_l (soglia inferiore).
Conversely, the instants tb and t2 where the switches S1 and S2 are turned off (made non-conductive) may be controlled (also) by comparing the signal at the node between the high-side and the low-side transistor (in Figure 3, the signal Vout2 between H2 and L2 is exemplified) as a function of two threshold values Vth_h (upper threshold) and Vth_1 (lower threshold).
Più specificamente, come rappresentato come esempio nella Figura 3: - gli switch S1, S2 sono disattivati a un tempo tb come risultato di Vout2 > Vth_h, - gli switch S1 e S2 sono disattivati a un tempo t2 come risultato di Vout2 < Vth_l.
More specifically, as exemplified in Figure 3 :the switches S1, S2 are turned off at time tb as a result of Vout2 > Vth_h,the switches S1 and S2 are turned off at time t2 as a result of Vout2 < Vth_1.
L’induttanza Laux e le capacità Caux1 e Caux2 agiscono come un circuito risonante che impartisce alla corrente ILaux attraverso l’induttanza Laux dopo ta e t1 un andamento curvo che è sostanzialmente sinusoidale, per es., come rappresentato a linea piena dopo t1 nel lato di destra della parte f) della Figura 3.
The inductance Laux and the capacitances Caux1 and Caux2 act as a resonant circuit which imparts to the current ILaux through the inductance Laux after ta and t1 an arc-shaped behavior which is substantially sinusoidal, e.g., as shown in full line after t1 in the right-hand side of portion f) of Figure 3.
Il diagramma della Figura 4 è un esempio di una circuitazione di controllo 20 che comprende quattro comparatori 21, 22, 23, 24 che confrontano i segnali Vout1, Vout2 nei nodi tra i transistori high-side e quelli lowside (H1, H2 e L1, L2, rispettivamente) con valori di soglia Vth_h, Vth_l che possono essere resi eventualmente regolabili come parametri di impostazione del circuito.
The diagram of Figure 4 is exemplary of a control circuitry 20 including four comparators 21, 22, 23, 24 that compare the signals Vout1, Vout2 at the nodes between the high-side and the low-side transistors (H1, H2 and L1, L2, respectively) with threshold values Vth_h, Vth_1 which may be made possibly adjustable as setting parameters of the circuit.
Per esempio, nell’esempio di una forma di attuazione come rappresentato nella Figura 4, la possibile connessione dei comparatori 21 a 24 può comprendere: - comparatore 21 Vout2 - ingresso non invertente, Vth_h - ingresso invertente - comparatore 22 Vout1 - ingresso invertente, Vth_l - ingresso non invertente - comparatore 23 Vout1 - ingresso non invertente, Vth_h - ingresso invertente - comparatore 24 Vout2 - ingresso invertente, Vth_l - ingresso non invertente.
For instance, in an embodiment as exemplified in Figure 4 the possible connection of the comparators 21 to 24 may comprise:comparator 21Vout2 - non inverting input,Vth_h inverting inputcomparator 22Vout1 - inverting input,Vth_1 - non inverting inputcomparator 23Vout1 - non inverting input,Vth_h - inverting inputcomparator 24Vout2 - inverting input,Vth_1 - non inverting input.
Le uscite dai comparatori 21, 22 e le uscite dai comparatori 23 e 24 sono fornite in ingresso a porte logiche OR 25, 26 che forniscono segnali corrispondenti ai rispettivi ingressi di un blocco circuitale di controllo 27 che fa commutare gli switch S1, S2 a attivato (on) (stato conduttivo) e a disattivato (off) (stato non conduttivo).
The outputs from the comparators 21, 22 and the outputs from the comparators 23 and 24 are input to OR gates 25, 26 that provide corresponding signals to respective inputs of a control circuit block 27 which switches the switches S1, S2 on (conductive state) and off (non-conductive state).
Per esempio, i segnali dalle porte logiche OR 25, 26 possono fornire al blocco circuitale 27 due segnali di ingresso a Vth_a e Vth_b che facilitano la disattivazione degli switch S1, S2 come discusso precedentemente, mentre l’attivazione di questi switch può essere controllata dai fronti di salita/discesa di uno o l’altro dei segnali In_pwm1 o In_pwm2.
For instance, the signals from the OR gates 25, 26 may provide to the circuit block 27 two input signals at Vth_a and Vth_b which facilitate turning off the switches S1, S2 as discussed previously while turning on of these switches may be controlled by the rising/falling edges of either one of the signals In_pwm1 or In_pwm2.
Per tale motivo, l’indicazione generica In_pwm senza i suffissi 1 o 2 è riprodotta nella Figura 27.
For that reason the generic indication In_pwm without suffixes 1 or 2 is reproduced in Figure 27.
Nel diagramma della Figura 4, sono esemplificate tre linee di uscita dal circuito di controllo 27 corrispondenti a: - VH1 = VL2 sono i segnali di controllo applicati ai terminali di controllo (per es., i gate) dei transistori di potenza H1 e L2; - VL1 = VH2 sono i segnali di controllo applicati ai terminali di controllo (per es., i gate) dei transistori di potenza L1 e H2; - Vcs1 = Vcs2 sono il segnale di controllo degli switch S1 e S2.
In the diagram of Figure 4 three output lines are exemplified from the control circuit 27 corresponding to:VH1 = VL2 are the control signals applied to the control terminals (e.g. gates) of the power transistor H1 and L2;VL1 = VH2 are the control signals applied to the control terminals (e.g. gates) of the power transistor L1 and H2;Vcs1 = Vcs2 are the control signal of the switches S1 and S2.
Sebbene altre scelte siano naturalmente possibili (come ben noto agli esperti nella tecnica), per semplicità di spiegazione e a titolo di esempio, si può ipotizzare che i transistori/switch siano “on” (attivi/conduttivi) quando il segnale di controllo è “alto” e siano “off” (inattivi/non conduttivi) quando il segnale di controllo è “basso”.
While other choices are of course possible (as well known to those of skill in the art), for the sake of explanation and by way of example it may be assumed that the transistors/switches are "on" (active/conductive) when the control signal is "high" and "off" (inactive/non-conductive) when the control signal is "low".
Il diagramma di flusso nella Figura 5 è un esempio di un possibile funzionamento ciclico di un dispositivo come discusso in precedenza, partendo da una condizione iniziale, in cui: - VL1 = VH2 = 1 (vale a dire, L1 e H2 conduttivi) - VH1 = VL2 = 0 (vale a dire, H1 e L2 non conduttivi) - Vcs1 = Vcs2 = 0 (vale a dire, S1 e S2 non conduttivi).
The flow chart in Figure 5 is exemplary of possible cyclical operation of an arrangement as discussed in the foregoing, starting to an initial condition where:VL1 = VH2 = 1 (that is, L1 and H2 conductive)VH1 = VL2 = 0 (that is, H1 and L2 non conductive)Vcs1 = Vcs2 = 0 (that is, S1 and S2 non-conductive).
Anche assumendo che il picco di corrente relativo alla scarica dei diodi di corpo (per es., quei transistori che stanno venendo attivati - vale a dire, resi conduttivi) può avere un valore comparabile con quello di soluzioni tradizionali, una o più forme di attuazione possono fornire un primo vantaggio per il fatto che la corrente corrispondente scorrerà attraverso una singola linea tra Vdd e massa (cioè, la linea attraverso Laux e gli switch S1, S2 - resi conduttivi).
Even assuming that the current peak related to discharging the body diodes (e.g. those of the transistors which are being turned on - that is, made conductive) may have a value comparable with that of conventional solutions, one or more embodiments may provide a first advantage in that the corresponding current will flow through a single line between Vdd and ground (namely the line through Laux and the switches S1, S2 - made conductive).
Questo da solo può facilitare il dimezzamento della potenza dissipata durante l’intervallo tra t1 e t2 (si veda il diagramma della Figura 3).
This alone may facilitate halving the power dissipated during the interval between t1 and t2 (see the diagram of Figure 3 ).
Un altro fattore che facilita la riduzione della dissipazione di potenza durante tale intervallo riguarda la tensione attraverso gli switch S1 e S2.
Another factor which facilitates reducing power dissipation during that interval concerns the voltage across the switches S1 and S2.
Questi switch si chiudono (vale a dire, diventano conduttivi) a una corrente teoricamente zero, il che ha come risultato che non è dissipata teoricamente alcuna potenza, con la tensione (a un tempo t1) che è quasi interamente attraverso Laux.
These switches close (that is, become conductive) at notionally zero current which results in notionally no power being dissipated, with the voltage (at time t1) being almost entirely across Laux.
Inoltre, il comportamento nel tempo della corrente ILaux attraverso Laux favorisce il fatto di fare a meno (o di ridurre almeno in modo apprezzabile) il tempo morto tra una disattivazione dei transistori di potenza e una commutazione a on degli switch S1, S2: una possibile conduzione incrociata seguirà in effetti il comportamento nel tempo di ILaux essendo così nulla all’inizio e salendo quindi in modo relativamente lento con una pendenza ben definita proporzionale a VCC/Laux (vale a dire, non più una funzione dei tempi di scarica di Qrr – si veda la discussione precedente).
Also, the time behavior of the current ILaux through Laux facilitates dispensing with (or at least appreciably reducing) the dead time between power transistor turn-off and switching on the switches S1, S2: possible cross-conduction will in fact follow the time behavior of ILaux being thus being nil at the outset and then rising relatively slowly with a well defined slope proportional to VCC/Laux (that is, no longer a function of the discharge times of Qrr - see the previous discussion).
Al tempo t2, quando l’uscita raggiunge la soglia inferiore Vth_l, i due switch S1 e S2 sono disattivati (resi non conduttivi): in tale condizione, la corrente ILaux attraverso Laux tende a diventare zero.
At time t2, when the output reaches the lower threshold Vth_1 the two switches S1 and S2 are turned off (made non-conductive): in that condition the current ILaux through Laux tends to become zero.
Si apprezzerà che, se il percorso o la linea di corrente attraverso Laux non fosse interrotta a causa del fatto che S1, S2 diventano non conduttivi, la tensione Vout2 seguirebbe un comportamento oscillante smorzato come esemplificato da una linea tratteggiata nella parte b) della Figura 3.
It will be appreciated that, if the current line or path through Laux were not interrupted due to S1, S2 becoming non-conductive, the voltage Vout2 would follow a damped oscillating behavior as exemplified by a dashed line in portion b) of Figure 3.