mwirth-epo/epo-nmt-datasets huggingface dataset:
In tal caso, in una o più forme di attuazione, il fatto che 1'ingresso IN vada da 0 a 1 può far sì che il circuito monostabile 12 nella logica di controllo CL generi un impulso in un nodo di uscita S. Questo impulso può essere applicato (tramite una porta OR 16) all'elettrodo di controllo (gate) di M2, attivando così M2 (vale a dire, rendendolo conduttivo) per il tempo dell'impulso, mentre MI rimane disattivato (vale a dire, non conduttivo).
In that case, in one or more embodiments, the input IN going from 0 to 1 may cause the monostable circuit 12 in the control logic CL to generate a pulse at an output node S. This pulse may be applied (via a OR gate 16) to the control electrode (gate) of M2, thus turning M2 on (that is, making it conductive) for the pulse time, while M1 remains off (that is, non conductive).
A parte il fatto che certi valori logici sono eventualmente invertiti (si veda per es. la Figura 3), il funzionamento dell'elemento logico LL e del percorso di retroazione 10 sarà così sostanzialmente simile a guello descritto precedentemente, con il condensatore 10 che "riporta" un segnale di retroazione dal nodo Q_N al livello a bassa tensione e lo switch 22 che dirige 1'impulso nel nodo F verso la porta OR 16 (per es., tramite il contatto superiore dello switch 22 che viene chiuso, vale a dire, reso conduttivo da IN).
Save for certain logical values being possibly inverted (see e.g. Figure 3 ), operation of the logic element LL and of the feedback path 10 will thus be essentially similar to the one described previously, with the capacitor 10 "reporting" a feedback signal from the node Q_N to the low voltage level and the switch 22 directing the pulse at node F towards the OR gate 16 (e.g. via the upper contact of the switch 22 being closed, that is, made conductive by IN).
Un tale impulso diretto dal nodo F verso la porta OR 16 crea un nuovo impulso a 0 su SH_N che conferma lo stato nel nodo Q_N (vale a dire, il livello di Q_N è mantenuto a "0" e le transizioni terminano).
Such a pulse directed from the node F towards the OR gate 16 creates a new pulse to 0 on SH_N that confirms the status in the node Q_N (that is, the level of Q_N is maintained at "0" and the transitions end).
Si apprezzerà che una o più forme di attuazione: - possono essere teoricamente esenti da un consumo statico, a condizione che il variatore di livello LT possa essere implementato come uno stadio di commutazione (per es., in una certa misura eguivalente a un raddrizzatore) comprendente switch elettronici, guali dei MOSFET MI, M2, pilotati da impulsi di corrente, con il consumo di corrente che avviene principalmente durante la commutazione, con gli altri blocchi logici che commutano soltanto mentre avviene tale commutazione, - possono fornire un'immunità elevata al rumore e ad altri disturbi attraverso una retroazione.
It will be appreciated that one or more embodiments:may be notionally exempt from static consumption insofar as the level translator LT may be implemented as a switching stage (e.g. somewhat akin to a rectifier) including electronic switches such as MOSFETs M1, M2 driven by current pulses, with current consumption occurring primarily during switching, with the other logical blocks switching only during such switching occurs,may provide high immunity to noise and other disturbances through feedback.
I diagrammi temporali della Figura 3 rappresentano possibili comportamenti nel tempo del segnale di ingresso IN e dei segnali nei nodi R, S (le uscite dal circuito monostabile 12), RH_N, SH_N (le uscite dallo stadio variatore di livello LT), Q_N (1'uscita dall'elemento logico LL), F, G più un segnale di disturbo (per es., un picco transitorio o spike verso il basso) da un accoppiamento parassita, per es. tra un nodo C e RH_N (si veda la capacità illustrata a linee tratteggiate nella Figura 2).
The chronograms of Figure 3 portray possible time behaviours of the input signal IN and the signals at the nodes R, S (outputs from the monostable circuit 12), RH_N, SH_N (outputs from the level translator stage LT), Q_N (output from the logic element LL), F, G plus an exemplary disturbance signal (e.g. downward spike) from a parasitic coupling e.g. between a node C and RH_N (see the capacity illustrated in dashed lines in Figure 2 ).
Il lato di sinistra della Figura 3 è un esempio di un funzionamento "regolare" come discusso in precedenza, per es. una commutazione di IN da "1" (per es., LVP) a "0" (per es., massa o tensione zero) o viceversa, che produce una commutazione coerente, correlata di Q_N (e G), per es. tra HVP e REF_HVP, che è confermata per es. da un'azione di "refresh" come esemplificato dal secondo impulso verso il basso su RH_N o SH_N.
The left side of Figure 3 is exemplary of "regular" operation as discussed previously, e.g. switching of IN from "1" (e.g. LVP) to "0" (e.g. ground or zero voltage) or vice-versa producing a correlated, consistent switching of Q_N (and G) e.g. between HVP and REF_HVP, which is confirmed e.g. by a "refresh" action as exemplified by the second downward pulse over RH_N or SH_N.
Il lato di destra della Figura 3 è un esempio del possibile funzionamento di una o più forme di attuazione in presenza di un disturbo come esemplificato dal picco transitorio verso il basso C, come discusso precedentemente.
The right side of Figure 3 is exemplary of possible operation of one or more embodiments in the presence of a disturbance as exemplified by the downward spike C as discussed previously.
Se di ampiezza sufficiente, tale impulso può essere letto come uno "0" logico all'ingresso RN di LL.
If of sufficient amplitude, that pulse may be read as a logic "0" at the RN input of LL.
Questo potrebbe far sì che il nodo Q_N commuti (si veda il relativo diagramma temporale nella Figura 3).
This might cause the node Q_N to switch (see the related chronogram in Figure 3 ).
Tale commutazione sarà di nuovo "riportata" verso la logica di controllo CL attraverso il percorso di retroazione (per es., il condensatore 10), in modo tale che il circuito monostabile 18 generz un impulso nel nodo F. Nel caso esemplificato nella Figura 3, IN = 1 (nessuna commutazione di IN guando si verifica il picco transitorio C), 1'impulso su F sarà diretto al terminale di controllo (gate) di M2 (per es., attraverso il contatto superiore dello switch 22 che viene chiuso, vale a dire, reso conduttivo da IN), forzando così SH_N a 0 (per es., REF_HVP).
Such switching will again be "reported" towards the control logic CL via the feedback path (e.g. the capacitor 10) so that the monostable circuit 18 generates a pulse at node F. Since, in the case exemplified in Figure 3, IN = 1 (no switching of IN when the spike C occurs) the pulse on F will be directed to the control terminal (gate) of M2 (e.g. via the upper contact of the switch 22 being closed, that is, made conductive by IN), thus forcing SH_N to 0 (e.g. REF_HVP).
Questo provocherà una commutazione del nodo Q_N a ritroso a 0, vale a dire il valore desiderato.
This will cause switching of the node Q_N back to 0, that is the desired value.
Considerando il carico capacitivo parassita nel nodo G (come rappresentato schematicamente dal condensatore C' a linee tratteggiate nelle Figure 1 e 2) e la velocità di azione del percorso di retroazione 10, il breve impulso su Q_N (per es., da "0" a "1" e di nuovo a "0"), pur propagandosi verso il nodo G, non sarà in grado di sviluppare una tensione sufficiente da modificare il livello sul carico HSP (per es., per attivare il PMOS in esso).
Considering the parasitic capacitive load at the node G (as schematically represented by the capacitor C' in dashed lines in Figures 1 and 2 ) and the speed of action of the feedback path 10, the short pulse on Q_N (e.g. "0" to "1" and back to "0"), while propagating towards the node G will be unable to develop a voltage sufficient to modify the level on the load HSP (e.g. to turn on the PMOS therein).
In assenza del percorso di retroazione 10, si srebbe potuta verificare una commutazione (stabile) del valore di Q_N, con Q_N che rimane eventualmente a un valore errato fino a una nuova commutazione di IN (che potrebbe eventualmente avvenire soltanto dopo tempo prolungato).
Absent the feedback path 10, a (stable) switch may have occurred in the value of Q_N, with Q_N possibly remaining at a wrong value until a new switching of IN (which might possibly occur only after long).
Una tale situazione può avere come risultato per es. che un PMQS nel carico HSP, che si prevede effettivamente essere in uno stato "disattivato", sia attivato in modo erroneo e senza controllo, con il rischio di generare in modo indesiderato correnti di uscita suscettibili di condurre a un consumo di potenza inatteso e/o di risultare dannose per il dispositivo o per un altro consumo inatteso.
Such a situation may result e.g. in a PMOS in the load HSP actually intended to be in an "off" state, being turned on erroneously and without control, with the risk of undesirably generating output currents which may lead to unexpected power consumption and/or turn out to be harmful to the device or other unexpected consumption.
Nelle applicazioni previste per pilotare piccoli carichi, per es. dei MOSFET con piccola uscita, il percorso da Q_N a G può fornire un carico capacitivo corrispondentemente basso, realizzando così un'azione ridotta di filtraggio degli impulsi dovuti ai disturbi (per es., C) che si propagano sul percorso tra Q_N e G, per cui 1'impulso di disturbo potrebbe produrre un corrispondente picco transitorio o corrente di ON-ON all' uscita per la durata di quell'impulso.
In applications intended for driving small loads, e.g. small output MOSFETs, the path from Q_N to G may provide a correspondingly low capacitive load, thus providing a reduced filtering action of the pulses due to disturbances (e.g. C) propagating over the path between Q_N and G so that the disturbance pulse might produce a corresponding spike or ON-ON current at the output for the duration of that pulse.
Una o più forme di attuazione possono affrontare questo problema fornendo appositamente un filtro (per es., passa-basso) nel percorso tra Q_N e G, per es. nello stadio A, tale filtro essendo dimensionato al fine di evitare la propaqazione dell'impulso verso G per il tempo durante il quale il percorso di retroazione fornisce la correzione di Q_N, come esemplificato in precedenza.
One or more embodiments may address this issue by positively providing a filter (e.g. low-pass) in the path between Q_N and G e.g. in the stage A, such filter being dimensioned in order to avoid the propagation of the pulse to G for the time during which the feedback path provides the correction of Q_N as exemplified in the foregoing.
Peraltro si apprezzerà che le forme di attuazione non sono limitate a dispositivi tali per cui, come esemplificato qui, una commutazione di IN da "1" a "0" ha come risultato che Q_N commuta da "0" a "1" e una commutazione di IN da "0" a "1" ha come risultato che Q_N commuta da "1" a "0" (vale a dire, con una inversione logica da ingresso a uscita).
It will otherwise be appreciated that the embodiments are not limited to those arrangements where, as exemplified herein, switching of IN from "1" to "0" results in Q_N switching from "0" to "1" and switching of IN from "0" to "1" results in Q_N switching from "1" to "0" (that is with a logical inversion from input to output).
In una o più forme di attuazione, una commutazione di IN da "1" a "0" può avere come risultato che Q_N commuta identicamente da "1" a "0", mentre una commutazione di IN da "0" a "1" può avere come risultato che Q_N commuta da "0" a "1" (vale a dire, senza alcuna inversione logica da ingresso a uscita).
In one or more embodiments switching of IN from "1" to "0" may result in Q_N identically switching from "1" to "0" while switching of IN from "0" to "1" may result in Q_N switching from "0" to "1" (that is with no logical inversion from input to output).
In altre parole, in una o più forme di attuazione, indipendentemente dai valori logici coinvolti, si può riscontrare 1'esistenza di "coerenza" o "correlazione" tra 1'ingresso (per es., IN) e l'uscita (per es., Q_N) quando la commutazione di uscita "concorda" in modo appropriato con una commutazione di ingresso, vale a dire quando si verifica in modo desiderato una commutazione di uscita in quanto si è verificata una commutazione di ingresso.
Stated otherwise, in one or more embodiments "consistency" or "correlation" between input (e.g. IN) and output (e.g. Q_N) may be found to exist when output switching properly "matches" input switching, that when output switching occurs as desired because input switching has occurred, independently of the logical values involved.
Analogamente, sebbene qui si sia esemplificata una traslazione di livello "verso 1'alto" (per es., da una bassa tensione LVP a un'alta tensione HVP), una o più forme di attuazione possono essere applicate a una traslazione di livello "verso il basso", per es. da una bassa tensione a un'alta tensione (negativa).
Similarly, while "upward" level shifting (e.g. from a low voltage LVP to a high voltage HVP) has been exemplified herein, one or more embodiments may apply to "downward" level shifting, e.g. from a low voltage to a (negative) high voltage.
Analogamente, la relazione di inversione logica tra Q_N e G gui esemplificato non è in alcun modo imperativa.
Similarly, the logic inversion relationship between Q_N and G as exemplified herein is in no way mandatory.
Adattare gli esempi di dispositivi gui descritti a una differente relazione logica tra ingresso e uscita e/o a una traslazione di livello verso il basso ricade entro le competenze degli esperti in guesto campo, il che rende superfluo fornire gui una descrizione dettagliata.
Adapting the exemplary arrangements disclosed herein to a different input-to-output logical relationship and/or to downward level shifting falls within the skills of experts in this area thus making it unnecessary to provide a detailed description herein.
In una o più forme di attuazione, detta circuiteria di controllo sensibile a detto segnale di ingresso è configurata per rilevare una commutazione di detto stadio di uscita tra detto primo e detto secondo livello di uscita che si verifica come risultato di una commutazione del segnale di ingresso tra detto primo e detto secondo livello di ingresso (0, LVP) ed effettuare un refresh (si vedano per es. i secondi impulsi verso il basso suo RH_N e SH_N negli schemi della Figura 3) del livello di uscita risultante da tale commutazione.
In one or more embodiments, said control circuitry sensitive to said input signal is configured for detecting switching of said output stage between said first and second output levels occurring as a result of input signal switching between said first and second input levels (0, LVP) and refreshing (see e.g. the second downward pulses on RH_N and SH N in the diagrams of Figure 3 ) the output level resulting from such switching.
In una o più forme di attuazione, il detto elemento di retroazione può comprendere un condensatore (per es. 10) posto tra detto stadio di uscita e detta circuiteria di controllo.
In one or more embodiments, the said feedback element may include a capacitor (e.g. 10) set between said output stage and said control circuitry.
Una o più forme di attuazione possono comprendere un variatore di livello verso 1'alto posto tra uno stadio di ingresso per ricevere un segnale di ingresso commutabile tra un primo e un secondo livello di ingresso a bassa tensione (per es. 0, LVP) e uno stadio di uscita per produrre un segnale di pilotaggio ad alta tensione (per es. REF_HVP, HVP) per detto carico.
One or more embodiments may include an upward level translator set between an input stage for receiving an input signal switchable between first and second low-voltage input levels (e.g. 0, LVP) and an output stage for producing a high-voltage drive signal (e.g. REF_HVP, HVP) for said load.
Una o più forme di attuazione possono comprendere un variatore di livello verso il basso posto tra uno stadio di ingresso a bassa tensione e uno stadio di uscita ad alta tensione negativa.
One or more embodiments may include a downward level translator set between a low-voltage input stage and a negative high-voltage output stage.
In una o più forme di attuazione, detto variatore di livello può comprendere uno stadio di commutazione, che comprende opzionalmente switch elettronici guali dei MOSFET (per es. MI, M2).
In one or more embodiments said level translator may include a switching stage, optionally including electronic switches such as MOSFETs (e.g. M1, M2).
In una o più forme di attuazione, detto stadio di uscita può comprendere un elemento latch set-reset (per es. LL) che ha ingressi di set e di reset (per es. SN, RN) accoppiati (per es. SH_N, RH_N) a detto variatore di livello e una uscita commutabile tra detto primo e detto secondo livello di uscita (per es. REF_HVP, HVP) in funzione di detti ingressi di set e di reset.
In one or more embodiments said output stage may include a set-reset latch element (e.g. LL) having set and reset inputs (e.g. SN, RN) coupled (e.g. SH_N, RH_N) to said level translator and an output switchable between said first and second output levels (e.g. REF_HVP, HVP) as a function of said set and reset inputs.
In una o più forme di attuazione, detta circuiteria di controllo può comprendere: - un circuito a impulsi (per es. 18) pilotato da detto segnale di retroazione, detto circuito a impulsi accoppiabile (per es. tramite 14, 16, 22) a detto variatore di livello per applicare a detto variatore di livello degli impulsi di pilotaggio (per es. F) per commutare detto stadio di uscita tra detto primo e detto secondo livello di uscita, - un circuito di accoppiamento (per es. 22) posto tra detto circuito a impulsi e detto variatore di livello, detto circuito di accoppiamento sensibile a detto segnale di ingresso (IN) per accoppiare selettivamente detto circuito a impulsi a detto variatore di livello (LT) in una condizione di accoppiamento per applicare a detto variatore di livello impulsi di pilotaggio (per es. F) per invertire il livello di uscita di detto stadio di uscita risultante da detta commutazione indesiderata di detto stadio di uscita.
In one or more embodiments, said control circuitry may include:a pulse circuit (e.g. 18) driven by said feedback signal, said pulse circuit coupleable (e.g. via 14, 16, 22) to said level translator to apply to said level translator drive pulses (e.g. F) for switching said output stage between said first and second output levels,a coupling circuit (e.g. 22) set between said pulse circuit and said level translator, said coupling circuit sensitive to said input signal (IN) to selectively couple said pulse circuit to said level translator (LT) in a coupling condition for applying to said level translator drive pulses (e.g. F) for inverting the output level of said output stage resulting from said undesired switching of said output stage.
In una o più forme di attuazione, detto circuito di accoppiamento (per es. 22) può ammettere una ulteriore condizione di accoppiamento per accoppiare detto circuito a impulsi a detto variatore di livello in modo da applicare a detto variatore di livello impulsi di pilotaggio per mantenere il livello di uscita (per es. Q_N) di detto stadio di uscita a uno tra detto primo e detto secondo livello di uscita traducendo una commutazione di detto segnale di ingresso tra detto primo e detto secondo livello di ingresso.
In one or more embodiments, said coupling circuit (e.g. 22) may admit a further coupling condition to couple said pulse circuit to said level translator to apply to said level translator drive pulses for maintaining the output level (e.g. Q_N) of said output stage at one of said first and second output levels translating said input signal switching between said first and second input levels.
In una o più forme di attuazione, detto stadio di uscita (per es. A) può comprendere un filtro, opzionalmente del tipo passa-basso, per produrre detto segnale di pilotaggio (per es. G) per detto carico.
In one or more embodiments, said output stage (e.g. A) may include a filter, optionally of the low-pass type, to produce said drive signal (e.g. G) for said load.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a guanto è stato descritto puramente a titolo di esempio, senza uscire dall' ambito di protezione.
Without prejudice to the underlying principles, the details and embodiments may vary, even significantly, with respect to what has been described by way of example only without departing from the extent of protection.
Circuito traslatore di livello secondo la rivendicazione 1 o la rivendicazione 2, in cui detto elemento di retroazione comprende un condensatore (10) posto tra detto stadio di uscita (LL, A) e detta circuiteria di controllo (da 12 a 22).
The level shifter circuit of claim 1 or claim 2, said feedback element includes a capacitor (10) set between said output stage (LL, A) and said control circuitry (12 to 22).
Circuito traslatore di livello secondo una gualsiasi delle rivendicazioni precedenti, comprendente un variatore di livello (LT) posto tra uno stadio di ingresso (CL) per ricevere un segnale di ingresso (IN) commutabile tra un primo e un secondo livello di ingresso a bassa tensione (0, LVP) e uno stadio di uscita (LL, A) per produrre un segnale di pilotaggio ad alta tensione (G) per detto carico (HSP).
The level shifter circuit of any of the previous claims, including a level translator (LT) set between an input stage (CL) for receiving an input signal (IN) switchable between first and second low-voltage input levels (0, LVP) and an output stage (LL, A) for producing a high-voltage drive signal (G) for said load (HSP).
Circuito traslatore di livello secondo una gualsiasi delle rivendicazioni precedenti, in cui detto variatore di livello (LT) comprende uno stadio di commutazione (MI, M2), che comprende preferibilmente switch elettronici quali MOSFET.
The level shifter circuit of any of the previous claims, wherein said level translator (LT) includes a switching stage (M1, M2), preferably including electronic switches such as MOSFETs.
Circuito traslatore di livello secondo una qualsiasi delle rivendicazioni precedenti, in cui detto stadio di uscita (LL, A) comprende un elemento latch (LL) avente ingressi (SN, RN) accoppiati (SH_N, RH_N) a detto variatore di livello (LT) e una uscita (QN) commutabile tra detto primo e detto secondo livello di uscita (REF_HVP, HVP) in funzione di detti ingressi (SN, RN).
The level shifter circuit of any of the previous claims, wherein said output stage (LL, A) includes a latch element (LL) having inputs (SN, RN) coupled (SH_N, RH_N) to said level translator (LT) and an output (QN) switchable between said first and second output levels (REF_HVP, HVP) as a function of said inputs (SN, RN).
Circuito traslatore di livello secondo la rivendicazione 7, in cui detto circuito di accoppiamento (22) ammette una ulteriore condizione di accoppiamento per accoppiare detto circuito a impulsi (18) a detto variatore di livello (LT) in modo da applicare a detto variatore di livello (LT) impulsi di pilotaggio mantenendo il livello di uscita (Q_N) di detto stadio di uscita (LL, A) a uno tra detto primo e detto secondo livello di uscita (REF_HVP, HVP) risultante da una commutazione di detto segnale di ingresso (IN) tra detto primo e detto secondo livello di ingresso (0, LVP).
The level shifter circuit of claim 7, wherein said coupling circuit (22) admits a further coupling condition to couple said pulse circuit (18) to said level translator (LT) to apply to said level translator (LT) drive pulses maintaining the output level (Q_N) of said output stage (LL, A) at one of said first and second output levels (REF_HVP, HVP) resulting from said input signal (IN) switching between said first and second input levels (0, LVP).