mwirth-epo/epo-nmt-datasets huggingface dataset:
In Beispiel 17 kann der Erfindungsgegenstand von Beispiel 16 wahlweise beinhalten, dass die Beziehung zwischen der ersten Frequenz und der zweiten Frequenz das Verhältnis zwischen der ersten und der zweiten Frequenz ist.
In Example 17, the subject matter of Example 16 can optionally include the relationship between the first frequency and the second frequency being the ratio between the first frequency and the second frequency.
In Beispiel 18 kann der Erfindungsgegenstand der Beispiele 16–17 wahlweise beinhalten, dass die Mehrzahl von Abtastzeiten, die entsprechend der bestimmten Beziehung erwartet werden, zu den Abtastwerten gemäß einer vorab bestimmten Messung passt.
In Example 18, the subject matter of Examples 16-17 can optionally include that the plurality of sample times expected according to the determined relationship fit the sample values according to a predetermined measure.
In Beispiel 19 kann der Erfindungsgegenstand der Beispiele 16–18 wahlweise beinhalten, dass die Mehrzahl von Abtastzeiten Taktflanken des ersten Taktsignals sind.
In Example 19, the subject matter of Examples 16-18 can optionally include the plurality of sample times being clock edges of the first clock signal.
In Beispiel 20 kann der Erfindungsgegenstand der Beispiele 16–19 wahlweise beinhalten, dass die Mehrzahl von Abtastzeiten ansteigende Taktflanken des ersten Taktsignals sind.
In Example 20, the subject matter of Examples 16-19 can optionally include the plurality of sample times being rising clock edges of the first clock signal.
In Beispiel 21 kann der Erfindungsgegenstand der Beispiele 16–19 wahlweise beinhalten, dass die Mehrzahl von Abtastzeiten abfallende Taktflanken des ersten Taktsignals sind.
In Example 21, the subject matter of Examples 16-19 can optionally include the plurality of sample times being falling clock edges of the first clock signal.
In Beispiel 22 kann der Erfindungsgegenstand der Beispiele 16–21 wahlweise beinhalten, dass das Maß der Abweichung eine Summe der Quadrate der Fehler zwischen den abgetasteten Taktzykluszahlen und den Taktzykluszahlen ist, die entsprechend der bestimmten Beziehung erwartet werden.
In Example 22, the subject matter of Examples 16-21 can optionally include the measure of the deviation being a sum of the squares of the errors between the sampled clock cycle numbers and the clock cycle numbers expected according to the determined relationship.
In Beispiel 23 kann der Erfindungsgegenstand der Beispiele 16–22 wahlweise beinhalten, die Beziehung für die ansteigenden Taktflanken des ersten Taktsignals als die Abtastzeiten und für die abfallenden Taktflanken als die Abtastzeiten zu bestimmen.
In Example 23, the subject matter of Examples 16-22 can optionally include determining the relationship for the rising clock edges of the first clock signal as the sampling times and for the falling clock edges as the sampling times.
In Beispiel 24 kann der Erfindungsgegenstand der Beispiele 16–23 wahlweise beinhalten, dass eine Phase zwischen dem ersten Taktsignal und dem zweiten Taktsignal bestimmt wird, basierend auf einer Minimierung des Maßes der Abweichung der abgetasteten Taktzykluszahlen von den Taktzykluszahlen des zweiten Taktsignals zu einer Mehrzahl von Abtastzeiten, die entsprechend der bestimmten Phase erwartet werden.
In Example 24, the subject matter of Examples 16-23 can optionally include determining a phase between the first clock signal and the second clock signal based on a minimization of the measure of the deviation of the sampled clock cycle numbers from the clock cycle numbers of the second clock signal at the plurality of sample times expected according to the determined phase.
In Beispiel 25 kann der Erfindungsgegenstand des Beispiels 24 wahlweise beinhalten, dass die Beziehung und die Phase gleichzeitig bestimmt werden, basierend auf einer Minimierung des Maßes der Abweichung der abgetasteten Taktzykluszahlen von den Taktzykluszahlen des zweiten Taktsignals zu der Mehrzahl von Abtastzeiten, die entsprechend der bestimmten Frequenz und der bestimmten Phase erwartet werden.
In Example 25, the subject matter of Examples 24 can optionally include jointly determining the relationship and the phase based on a minimization of the measure of the deviation of the sampled clock cycle numbers from the clock cycle numbers of the second clock signal at the plurality of sample times expected according to the determined frequency and the determined phase.
In Beispiel 26 kann der Erfindungsgegenstand der Beispiele 16–25 wahlweise von einer Kommunikationsvorrichtung ausgeführt werden.
In Example 26, the subject matter of Examples 16-25 can optionally be performed by a communication device.
In Beispiel 27 kann der Erfindungsgegenstand der Beispiele 16–26 wahlweise von einem mobilen Kommunikationsendgerät ausgeführt werden.
In Example 27, the subject matter of Examples 16-26 can optionally be performed by a mobile communication terminal.
In Beispiel 28 kann der Erfindungsgegenstand von Beispiel 27 wahlweise beinhalten, die Taktzykluszahl zu der Mehrzahl von Abtastzeiten während eines Funkrufrahmens abzutasten.
In Example 28, the subject matter of Example 27 can optionally include sampling the clock cycle number at the plurality of sample times during a paging frame.
In Beispiel 29 kann der Erfindungsgegenstand von Beispiel 27 wahlweise beinhalten, dass das mobile Kommunikationsendgerät ein Kommunikationsmodul für eine Funkzugangstechnologie umfasst und dass das Verfahren umfasst, die Taktzykluszahl zu der Mehrzahl von Abtastzeiten während der Aktivität des Kommunikationsmoduls abzutasten.
In Example 29, the subject matter of Examples 27 can optionally include the mobile communication terminal comprising a communication module for a radio access technology and the method comprising sampling the clock cycle number at the plurality of sample times during the activity of the communication module.
In Beispiel 30 kann der Erfindungsgegenstand von Beispiel 27 wahlweise das mobile Kommunikationsendgerät beinhalten, das für jede einer Mehrzahl von Funkzugangstechnologien ein Kommunikationsmodul umfasst, wobei das Verfahren umfasst, die bestimmte Beziehung an jedes Kommunikationsmodul zu signalisieren.
In Example 30, the subject matter of Examples 27 can optionally include the mobile communication terminal comprising, for each of a plurality of radio access technologies, a communication module and the method comprising signaling the determined relationship to each communication module.
Beispiel 31 ist ein computerlesbarer Datenträger, auf dem Anweisungen gespeichert sind, die von einem Prozessor ausgeführt werden und den Prozessor veranlassen, ein Verfahren zum Durchführen der Funkkommunikation gemäß einem der Beispiele 15 bis 28 auszuführen.
Example 31 is a computer readable medium having recorded instructions thereon which, when executed by a processor, make the processor perform a method for performing radio communication according to any one of Examples 15 to 28.
Beispiel 32 ist eine Datenverarbeitungsvorrichtung, die Folgendes umfasst: ein Mittel zum Erzeugen eines ersten Taktsignals mit einer ersten Frequenz; ein Mittel zum Erzeugen eines zweiten Taktsignals mit einer zweiten Frequenz, wobei die zweite Frequenz höher ist als die erste Frequenz; ein Mittel zum Abtasten einer Taktzykluszahl des zweiten Taktsignals zu einer Mehrzahl von Abtastzeiten, die durch das erste Taktsignal vorgegeben sind, und zum Bestimmen einer Beziehung zwischen der ersten Frequenz und der zweiten Frequenz, basierend auf einer Minimierung eines Maßes einer Abweichung der abgetasteten Taktzykluszahlen von den Taktzykluszahlen des zweiten Taktsignals zu einer Mehrzahl von Abtastzeiten, die entsprechend der bestimmten Beziehung erwartet werden.
Example 32 is a data processing device comprising a means for generating a first clock signal with a first frequency; a means for generating a second clock signal with a second frequency, wherein the second frequency is higher than the first frequency; a means for sampling a clock cycle number of the second clock signal at a plurality of sample times given by the first clock signal and determining a relationship between the first frequency and the second frequency based on a minimization of a measure of a deviation of the sampled clock cycle numbers from the clock cycle numbers of the second clock signal at the plurality of sample times expected according to the determined relationship.
In Beispiel 33 kann der Erfindungsgegenstand von Beispiel 32 wahlweise beinhalten, dass die Beziehung zwischen der ersten Frequenz und der zweiten Frequenz das Verhältnis zwischen der ersten und der zweiten Frequenz ist.
In Example 33, the subject matter of Example 32 can optionally include the relationship between the first frequency and the second frequency being the ratio between the first frequency and the second frequency.
In Beispiel 34 kann der Erfindungsgegenstand der Beispiele 32–33 wahlweise beinhalten, dass die Mehrzahl von Abtastzeiten, die entsprechend der bestimmten Beziehung erwartet werden, zu den Abtastwerten gemäß einer vorab bestimmten Messung passt.
In Example 34, the subject matter of Examples 32-33 can optionally include that the plurality of sample times expected according to the determined relationship fit the sample values according to a predetermined measure.
In Beispiel 35 kann der Erfindungsgegenstand der Beispiele 32–34 wahlweise beinhalten, dass die Mehrzahl von Abtastzeiten Taktflanken des ersten Taktsignals sind.
In Example 35, the subject matter of Examples 32-34 can optionally include the plurality of sample times being clock edges of the first clock signal.
In Beispiel 36 kann der Erfindungsgegenstand der Beispiele 32–35 wahlweise beinhalten, dass die Mehrzahl von Abtastzeiten ansteigende Taktflanken des ersten Taktsignals sind.
In Example 36, the subject matter of Examples 32-35 can optionally include the plurality of sample times being rising clock edges of the first clock signal.
In Beispiel 37 kann der Erfindungsgegenstand der Beispiele 32–35 wahlweise beinhalten, dass die Mehrzahl von Abtastzeiten abfallende Taktflanken des ersten Taktsignals sind.
In Example 37, the subject matter of Examples 32-35 can optionally include the plurality of sample times being falling clock edges of the first clock signal.
In Beispiel 38 kann der Erfindungsgegenstand der Beispiele 32–37 wahlweise beinhalten, dass das Maß der Abweichung eine Summe der Quadrate der Fehler zwischen den abgetasteten Taktzykluszahlen und den Taktzykluszahlen ist, die entsprechend der bestimmten Beziehung erwartet werden.
In Example 38, the subject matter of Examples 32-37 can optionally include the measure of the deviation being a sum of the squares of the errors between the sampled clock cycle numbers and the clock cycle numbers expected according to the determined relationship.
In Beispiel 39 kann der Erfindungsgegenstand der Beispiele 32–38 wahlweise beinhalten, dass das Mittel zum Abtasten der Taktzykluszahl und zum Bestimmen der Beziehung, ein Mittel zum Bestimmen der Beziehung für die ansteigenden Taktflanken des ersten Taktsignals als die Abtastzeiten und für die abfallenden Taktflanken als die Abtastzeiten ist.
In Example 39, the subject matter of Examples 32-38 can optionally include the means for sampling the clock cycle number and determining the relationship being a means for determining the relationship for the rising clock edges of the first clock signal as the sampling times and for the falling clock edges as the sampling times.
In Beispiel 40 kann der Erfindungsgegenstand der Beispiele 32–39 wahlweise beinhalten, dass das Mittel zum Abtasten der Taktzykluszahl und zum Bestimmen der Beziehung ein Mittel ist, um eine Phase zwischen dem ersten Taktsignal und dem zweiten Taktsignal zu bestimmen, basierend auf einer Minimierung des Maßes der Abweichung der abgetasteten Taktzykluszahlen von den Taktzykluszahlen des zweiten Taktsignals zu einer Mehrzahl von Abtastzeiten, die entsprechend der bestimmten Phase erwartet werden.
In Example 40, the subject matter of Examples 32-39 can optionally include the means for sampling the clock cycle number and determining the relationship being a means for determining a phase between the first clock signal and the second clock signal based on a minimization of the measure of the deviation of the sampled clock cycle numbers from the clock cycle numbers of the second clock signal at the plurality of sample times expected according to the determined phase.
In Beispiel 41 kann der Erfindungsgegenstand der Beispiele 32–40 wahlweise beinhalten, dass das Mittel zum Abtasten der Taktzykluszahl und zum Bestimmen der Beziehung ein Mittel ist, um die Beziehung und die Phase gleichzeitig zu bestimmen, basierend auf einer Minimierung des Maßes der Abweichung der abgetasteten Taktzykluszahlen von den Taktzykluszahlen des zweiten Taktsignals zu einer Mehrzahl von Abtastzeiten, die entsprechend der bestimmten Frequenz und der bestimmten Phase erwartet werden.
In Example 41, the subject matter of Examples 32-40 can optionally include the means for sampling the clock cycle number and determining the relationship being a means for jointly determining the relationship and the phase based on a minimization of the measure of the deviation of the sampled clock cycle numbers from the clock cycle numbers of the second clock signal at the plurality of sample times expected according to the determined frequency and the determined phase.
In Beispiel 42 kann der Erfindungsgegenstand der Beispiele 32–41 wahlweise eine Kommunikationsvorrichtung sein.
In Example 42, the subject matter of Examples 32-41 can optionally be a communication device.
In Beispiel 43 kann der Erfindungsgegenstand der Beispiele 32–42 wahlweise ein mobiles Kommunikationsendgerät sein.
In Example 43, the subject matter of Examples 32-42 can optionally be a mobile communication terminal.
In Beispiel 44 kann der Erfindungsgegenstand von Beispiel 43 wahlweise umfassen, dass das Mittel zum Abtasten der Taktzykluszahl und zum Bestimmen der Beziehung ein Mittel zum Abtasten der Taktzykluszahl zu der Mehrzahl von Abtastzeiten während eines Funkrufrahmens ist.
In Example 44, the subject matter of Example 43 can optionally include the means for sampling the clock cycle number and determining the relationship being a means for sampling the clock cycle number at the plurality of sample times during a paging frame.
In Beispiel 45 kann der Erfindungsgegenstand der Beispiele 43–44 wahlweise ein Kommunikationsmodul für eine Funkzugangstechnologie umfassen und ist das Mittel zum Abtasten der Taktzykluszahl und zum Bestimmen der Beziehung ein Mittel zum Abtasten der Taktzykluszahl zu der Mehrzahl von Abtastzeiten während der Aktivität des Kommunikationsmoduls.
In Example 45, the subject matter of Examples 43-44 can optionally include a communication module for a radio access technology and the means for sampling the clock cycle number and determining the relationship is a means for sampling the clock cycle number at the plurality of sample times during the activity of the communication module.
In Beispiel 46 kann der Erfindungsgegenstand der Beispiele 43–45 wahlweise ein Kommunikationsmodul für jede einer Mehrzahl von Funkzugangstechnologien und ein Mittel zum Signalisieren der bestimmten Beziehung an jedes Kommunikationsmodul beinhalten.
In Example 46, the subject matter of Examples 43-45 can optionally include, for each of a plurality of radio access technologies, a communication module and a means for signaling the determined relationship to each communication module.
Es ist zu beachten, dass ein oder mehrere Merkmal(e) aus jedem der obigen Beispiele mit jedem Merkmal aus einem der anderen Beispiele kombiniert werden kann/können.
It should be noted that one or more of the features of any of the examples above may be combined with any one of the other examples.
Die Umkehrspannung ist als eine Spannung zwischen einem Emitter und einer Basis definiert, und eine Nenn-Umkehrspannung eines Bipolartransistors, der zum Treiben eines Gates verwendet wird, ist gewöhnlich ungefähr 6 V, sodass die Umkehrspannung in dieser Ausführungsform die Nennspannung überschreitet.
The reverse voltage is defined as a voltage between an emitter and a base, and a rated reverse voltage of a bipolar transistor used for driving a gate is typically approximately 6 V, so that the reverse voltage in this embodiment exceeds the rated voltage.
Andererseits ist eine Nenn-Umkehrspannung (zum Beispiel 30 V) zwischen einem Gate und einer Source eines MOS-Transistors größer als die Nennspannung des Bipolartransistors, sodass die Umkehrspannung selten die Nennspannung beim Schalten überschreitet.
On the other hand, a rated reverse voltage (for example, 30 V) between a gate and a source of a MOS transistor is greater than the rating of the bipolar transistor, so that the reverse voltage rarely exceeds the rated voltage upon switching.
Wenn VIN während des Ausschaltens (das heißt, zu einer Zeit 20 μs in Fig. 9(b)) von dem High-Pegel (15 V) zu dem Low-Pegel (0 V) umgeschaltet wird, erreicht die Basisspannung VB_s des Ableittransistors 5 den High-Pegel, sodass der Ableittransistor 5 als ein Emitterfolger das Gate des Schaltelements 1 entlädt.
When VIN is switched from the high level (15 V) to the low level (0 V) during the turn-off (that is to say, a time 20 μs in part (b) of FIG. 9), the base voltage VB_s of the sink transistor 5reaches the low level, so that the sink transistor 5as an emitter follower discharges the gate of the switching element 1.
Zu dieser Zeit wird ein Abfallen von VG verzögert.
At this time, a fall of VG is delayed.
Zu der Zeit des Abfallens von VG wird die Umkehrspannung zwischen der Basis und dem Emitter des Treibertransistors 4 angelegt.
At the time of the fall of VG, the reverse voltage is applied between the base and the emitter of the drive transistor 4.
VBE_d fällt um die Zeit 20 μs in Fig. 9(b)unter –6 V. Mit anderen Worten überschreitet die Umkehrspannung die Nennspannung.
VBE_d falls below −6 V around the time 20 μs in part (b) of FIG. 9.
Wenn die Umkehrspannung, welche die Nennspannung überschreitet, an die Transistoren (und zwar den Treibertransistor 4 und den Ableittransistor 5 ) angelegt wird, wird befürchtet, dass ein Durchschlag die Leistungsfähigkeit der Transistoren und der Pufferschaltung reduzieren kann.
When the reverse voltage that exceeds the rated voltage is applied to transistors (namely, the drive transistor 4and the sink transistor 5), it is feared that a breakdown may reduce the performance of the transistors and the buffer circuit.
Die Steuerschaltung 8 lädt und entlädt auch einen unbeabsichtigten Durschlagstrom, und somit wird befürchtet, dass die Anwendung einer Überlast die Leistungsfähigkeit der Steuerschaltung 8 reduzieren kann.
The control circuit 8also charges and discharges an unintended breakdown current, and thus it is feared that the application of an excess load may reduce the performance of the control circuit 8.
Es wird befürchtet, dass die Pufferschaltungen 400, 500 der vorausgesetzten Technologie die vorstehend beschrieben Schaltleistungsfähigkeit reduzieren können.
It is feared that the buffer circuits 400, 500of the prerequisite technology may reduce the switching performance described above.
Fig. 1ist ein Schaltplan einer Pufferschaltung 100 in dieser Ausführungsform.
FIG. 1is a circuit diagram of a buffer circuit 100in this embodiment.
Die Pufferschaltung 100 unterscheidet sich insofern von der Pufferschaltung 500 (Fig. 8), die in der vorausgesetzten Technologie beschrieben ist, dass die Pufferschaltung 100 weiter ein treiberseitiges Element und ein ableitseitiges Element aufweist.
The buffer circuit 100is different from the buffer circuit 500(FIG. 8) described in the prerequisite technology in that the buffer circuit 100further includes a drive-side element and a sink-side element.
Das treiberseitige Element weist einen mit einer Basis eines Treibertransistors 4 verbundenen Anschluss auf, und das ableitseitige Element weist einen mit einer Basis eines Ableittransistors 5 verbundenen Anschluss auf.
The drive-side element has an end connected to a base of a drive transistor 4, and the sink-side element has an end connected to a base of a sink transistor 5.
In dieser Ausführungsform sind das treiberseitige Element und das ableitseitige Element jeweils eine treiberseitige Diode 6 und eine ableitseitige Diode 7. Wie in Fig. 1gezeigt, ist ein Anschluss (und zwar die Anode) der treiberseitigen Diode 6 mit der Basis des Treibertransistors 4 verbunden, und der andere Anschluss (und zwar die Kathode) ist mit einem Ausgangsanschluss einer Steuerschaltung 8 verbunden.
As shown in FIG. 1, an end (namely, cathode) of the drive-side diode 6is connected to the base of the drive transistor 4, and the other end (namely, anode) is connected to an output terminal of a control circuit 8.
Ein Anschluss (und zwar die Kathode) der ableitseitigen Diode 7 ist mit der Basis des Ableittransistors 5 verbunden, und der andere Anschluss (und zwar die Anode) ist mit dem Ausgangsanschluss der Steuerschaltung 8 verbunden.
An end (namely, anode) of the sink-side diode 7is connected to the base of the sink transistor 5, and the other end (namely, cathode) is connected to the output terminal of the control circuit 8.
Mit anderen Worten ist die treiberseitige Diode 6 zwischen dem Ausgangsanschluss der Steuerschaltung 8 und der Basis des Treibertransistors 4 so angeordnet, dass eine Richtung eines durch die Basis des Treibertransistors 4 fließenden Stroms eine Vorwärtsrichtung ist.
In other words, the drive-side diode 6is located between the output terminal of the control circuit 8and the base of the drive transistor 4such that a direction of a current flowing through the base of the drive transistor 4is a forward direction.
Die ableitseitige Diode 7 ist zwischen dem Ausgangsanschluss der Steuerschaltung 8 und der Basis des Ableittransistors 5 so angeordnet, dass eine Richtung eines von der Basis des Ableittransistors 5 fließenden Stroms eine Vorwärtsrichtung ist.
The sink-side diode 7is located between the output terminal of the control circuit 8and the base of the sink transistor 5such that a direction of a current flowing from the base of the sink transistor 5is a forward direction.
Die übrige Anordnung ist die gleiche wie diejenige in der vorausgesetzten Technologie (Fig. 8), und somit werden Beschreibungen weggelassen.
The other configuration is the same as that in the prerequisite technology (FIG. 8), and thus descriptions will be omitted.
Fig. 2ist ein Kurvendiagramm, das ein Ergebnis einer Simulation von Schaltvorgängen der Pufferschaltung 100 in dieser Ausführungsform zeigt.
FIG. 2is a diagram showing a result of a simulation of switching operations of the buffer circuit 100in this embodiment.
Fig. 2(a)ist ein Kurvendiagramm, das eine zeitliche Veränderung von VB und VG zeigt.
Part (a) of FIG. 2is a diagram showing time variation of VB and VG.
Fig. 2(b)ist ein Kurvendiagramm, das eine zeitliche Veränderung von VBE_d, VBE_s und VIN zeigt.
Part (b) of FIG. 2is a diagram showing time variation of VBE_d, VBE_s, and VIN.
Wenn VIN während des Einschaltens (das heißt, eine Zeit 0 μs in Fig. 2(a)und Fig. 2(b)) von einem Low-Pegel (0 V) zu einem High-Pegel (15 V) umgeschaltet wird, erreicht die Basisspannung VB_d des Treibertransistors 4 den High-Pegel, sodass der Treibertransistor 4 als ein Emitterfolger ein Gate eines Schaltelements 1 lädt.
When VIN is switched from a low level (0 V) to a high level (15 V) during turn-on (that is to say, a time 0 μs in parts (a) and (b) of FIG. 2), the base voltage VB_d of the drive transistor 4reaches the high level, so that the drive transistor 4as an emitter follower charges a gate of a switching element 1.
Zu dieser Zeit wird ein Ansteigen von VG verzögert, wie in der vorausgesetzten Technologie beschrieben.
At this time, a rise of VG is delayed as described in the prerequisite technology.