Xilinx和Altera的收发器在接收16个数据流时使用的齿轮箱略有不同, 把它们转换成640位, 用时钟速度来平衡. 越窄越好, 所以512位是一个理想的数字，因为它是一个二进制倍数, 但是在这种情况下, 控制器必须以450兆赫的频率处理, 哪个时钟运行速度太快. 另一方面，在不使时钟速率太快的情况下，650比特是尽可能窄的. 1024 bits, 哪个OpenSilicon运行了一段时间, 是不是太宽太慢了, 造成的问题比解决的问题还多. Also, 512 bits sounds ideal, but it doesn’t work with the packet sizes. For example, 最大的包, 128字节等于8个字节, 加上头部和尾部, 哪个是9次飞行, 哪个不能清晰地分成512位.