예제 설계 프로젝트를 수정하는 데 사용할 수 있는 방법은 2가지가 있습니다. 방법 1: DQS 그룹 0의 ALERT# 배치 1) DDR4 HiLo 사전 설정과 함께 Arria 10GX FPGA 개발 키트를 사용하여 DDR4 IP 메모리 탭에서 DQS 그룹 ALERT# 매개변수를 DQS 그룹 0으로 변경하고 DQ 폭을 필요한 값으로 설정합니다.
2) DDR4 IP 예제 디자인 탭에서 대상 개발 키트 셀렉트 보드 매개변수를 DDR4 HiLo를 사용하여 Arria 10 FPGA 개발 키트로 설정합니다. 3) 예제 설계 프로젝트를 생성합니다. 4) DDR4 예제 설계 프로젝트를 연 후 qsf 파일 또는 Quartus Prime 할당 편집기에서 이러한 핀 위치를 수정합니다. - DQS 그룹 8의 핀 위치를 DQS 그룹 0으로 변경합니다. 이러한 핀 위치에 DQS 그룹 0 신호를 놓습니다. emif_0_mem_mem_dqs[0] D33 emif_0_mem_mem_dqs_n[0] C34 emif_0_mem_mem_dbi_n[0] A32 emif_0_mem_mem_dq[7:0] A33,B32,D32,C33,B33,D34,C35,E34(주문은 중요하지 않음) - 필요하지 않은 DQS 그룹 핀 위치 할당을 비활성화하거나 삭제합니다. 5) 최상위 프로젝트 파일(ed_synth_top.sv)에서 신호 emif_0_mem_mem_dbi_n, emif_0_mem_mem_dq, emif_0_mem_mem_dqs 및 emif_0_mem_mem_dqs_n 인아웃 와이어 문 버스 폭을 수정합니다. 예를 들어, 32비트 와이드 인터페이스 프로젝트의 경우 다음으로 설정됩니다. inout wire [3:0] emif_0_mem_mem_dbi_n, inout wire [31:0] emif_0_mem_mem_dq, inout wire [3:0] emif_0_mem_mem_dqs, inout wire [3:0] emif_0_mem_mem_dqs_n, 6) 프로젝트를 컴파일합니다. 방법 2: 주소/명령 I/O 은행의 ALERT# 배치 1) DDR4 HiLo 사전 설정이 포함된 Arria 10GX FPGA 개발 키트 를 사용하여 DDR4 IP 메모리 탭에서 DQ 너비 를 필요한 값으로 설정하고 ALERT# 핀 배치 설정을 다음과 같이 변경합니다. ALERT# 핀 배치 = 주소/명령 핀이 있는 I/O 레인 주소/명령 I/O 레인 경고 번호 = 3 ALERT# 핀 인덱스 = 0 2) DDR4 IP 예제 디자인 탭에서 대상 개발 키트 셀렉트 보드 매개변수를 DDR4 HiLo를 사용하여 Arria 10 FPGA 개발 키트로 설정합니다. 3) 예제 설계 프로젝트를 생성합니다. 4) DDR4 예제 설계 프로젝트를 연 후 qsf 파일이나 Quartus Prime Assignments Editor에서 필요하지 않은 DQS 그룹 핀 위치 할당을 비활성화하거나 삭제합니다. 5) 최상위 프로젝트 파일(ed_synth_top.sv)에서 신호 emif_0_mem_mem_dbi_n, emif_0_mem_mem_dq, emif_0_mem_mem_dqs 및 emif_0_mem_mem_dqs_n 인아웃 와이어 문 버스 폭을 수정합니다. 예를 들어, 16비트 와이드 인터페이스 프로젝트의 경우 다음으로 설정됩니다. inout wire [1:0] emif_0_mem_mem_dbi_n, inout wire [15:0] emif_0_mem_mem_dq, inout wire [1:0] emif_0_mem_mem_dqs, inout wire [1:0] emif_0_mem_mem_dqs_n, 6) 프로젝트를 컴파일합니다.