以下の Qsys クロック名は、文書化されたクロック名と等価です。
control_port_clock_connection = clk receive_clock_connection = ff_rx_clk transmit_clock_connection = ff_tx_clk pcs_ref_clk_clock_connection = ref_clk tx_serial_clk = 外部 TXPLL に付属 rx_cdr_refclk = ref_clk
インテル Arria 10 では、TX PLL は TSE IP の外部にあり、ユーザー RTL で手動で生成および接続する必要があります。インテル Arria10 トランシーバー ATX PLL を、出力クロック周波数 1250.0MHz で構成する必要があります。