この問題を回避するには、プロジェクト IP 生成フォルダー内の下に表示されている .v ファイルを編集し、パラメーター のWAIT_FOR_LOCK 値を 1 から 0に変更します。これにより 、PLL Reconfig IP は、コアの準備が整うと、IOPLL ロックのステータスを確認せず 、mgmt_waitrequest 信号をディサートします。
synth/altera_pll_reconfig_top.v