En raison d’un problème dans PHY Lite pour les interfaces parallèles Intel Arria 10 FPGA IP, les signaux strobe_out et strobe_out_n sont placés dans des broches non adjacentes lorsque vous sélectionnez des stroboscopes complémentaires et compilez la conception sans affectations d’emplacement de broches.