Pour contourner ce problème, configurez votre testbench pour accélérer l’initialisation de la liaison, en paramétrant test_in[0] = 1.
Pour la simulation, il est recommandé de définir test_in[39:0] = 0x0AD ou 0x0A9.
La signification de ces bits est indiquée ci-dessous :
[7] = Désactiver la gestion de l’alimentation
[5] = Désactiver le cœur de l’entrée en mode Conformité
[3] = mode FPGA
[2] = Désactiver la brouillage
[0] = Accélérer la simulation série