Créez une contrainte SDC externe avec cette contrainte et le projet Recompile Quartus II :
create_generated_clock {av_reconfig_pma_testbus_clk} -source [get_pins -compatibility_mode {*|basic|a5|reg_init[0]|clk}] -divide_by 2 [get_registers {*av_xcvr_reconfig_basic:a5|*alt_xcvr_arbiter:pif*|*grant*}]