Thiết kế vi mạch - Bách khoa toàn thư Wikipedia

Thiết kế vi mạch (Integrated circuit design) hay Thiết kế bán dẫn (Semiconductor design) hay Thiết kế chip (Chip design) hay Thiết kế IC (IC design) là một phân ngành thuộc kỹ thuật điện tử, bao hàm các kỹ thuật thiết kế mạch điện tử và đại số Boole đặc thù cần thiết để thiết kế các mạch tích hợp (IC). Đây là một quy trình phức tạp nhằm phát triển các mạch điện tử nhỏ gọn và hiệu quả, bao gồm việc tạo ra các thành phần điện tử được tích hợp trên một con chip duy nhất, giúp giảm kích thước và tăng hiệu suất của các thiết bị điện tử. Một IC bao gồm các linh kiện điện tử được thu nhỏ hóa và xây dựng thành một mạng điện trên một đế bán dẫn nguyên khối thông qua phương pháp quang khắc. Thiết kế IC có thể được chia thành các phân loại lớn là thiết kế mạch tích hợp kỹ thuật số và thiết kế mạch tích hợp tương tự (analog).

Thiết kế IC kỹ thuật số nhằm tạo ra các linh kiện như bộ vi xử lý, mảng cổng lập trình được dạng trường (FPGA), các loại bộ nhớ (RAM, ROM, và bộ nhớ flash) cùng các mạch tích hợp chuyên dụng (ASIC) kỹ thuật số. Thiết kế kỹ thuật số tập trung vào tính chính xác logic, tối đa hóa mật độ mạch và bố trí các mạch sao cho các tín hiệu đồng hồ và định thời được định tuyến một cách hiệu quả nhất.

Thiết kế IC tương tự cũng có các chuyên ngành hẹp như thiết kế IC nguồn và thiết kế IC RF. Thiết kế IC tương tự được sử dụng trong việc thiết kế các khuếch đại thuật toán (op-amp), bộ điều chỉnh tuyến tính, vòng khóa pha, bộ dao động và bộ lọc chủ động. Thiết kế tương tự quan tâm nhiều hơn đến đặc tính vật lý của các thiết bị bán dẫn, chẳng hạn như độ lợi (gain), sự đối xứng (matching), công suất tiêu tán và điện trở. Tính trung thực của việc lọc và khuếch đại tín hiệu tương tự thường đóng vai trò then chốt và kết quả là các IC tương tự sử dụng các thiết bị chủ động có diện tích lớn hơn so với các thiết kế kỹ thuật số và thường có mật độ mạch điện thưa thớt hơn.[1]

Các IC hiện đại sở hữu mức độ phức tạp vô cùng khổng lồ. Một con chip máy tính để bàn trung bình, tính đến năm 2026, có hơn 20 tỷ bóng bán dẫn. Các quy tắc thiết kế đối với những gì có thể và không thể được sản xuất cũng cực kỳ phức tạp. Các tiến trình IC phổ biến của năm 2015 có tới hơn 500 quy tắc. Hơn nữa, vì bản thân quá trình sản xuất không hoàn toàn có thể dự đoán trước được, các nhà thiết kế phải tính đến bản chất Thống kê của nó. Tính phức tạp của thiết kế IC hiện đại, cùng với áp lực thị trường đòi hỏi phải tạo ra các thiết kế một cách nhanh chóng, đã dẫn đến việc sử dụng rộng rãi các công cụ trong quy trình thiết kế IC, được biết đến là các công cụ tự động hóa thiết kế điện tử (EDA). Thiết kế của một số bộ xử lý đã trở nên phức tạp đến mức khó có thể kiểm tra một cách toàn diện, và điều này đã từng gây ra các rắc rối cho các nhà cung cấp dịch vụ đám mây lớn.[2] Tóm lại, thiết kế một IC bằng cách sử dụng phần mềm EDA bao gồm việc thiết kế, kiểm thử và xác minh các lệnh mà IC đó sẽ thực thi. Ba tập đoàn khổng lồ lớn nhất chuyên bán các công cụ tự động hóa thiết kế điện tử là Synopsys, Cadence, và Mentor Graphics (nay là Siemens EDA).[3]

Thiết kế vi mạch liên quan đến việc kiến tạo ra các linh kiện điện tử, chẳng hạn như bóng bán dẫn, điện trở, tụ điện và sự liên kết của các linh kiện này trên một khối vật liệu bán dẫn, điển hình là Silic. Cần phải có một phương pháp để cô lập các linh kiện riêng lẻ được hình thành trong đế nền (substrate) vì chất nền silic vốn có tính dẫn điện và thường tạo thành một vùng hoạt động của các linh kiện riêng lẻ. Hai phương pháp phổ biến là cách ly lớp tiếp giáp p-n và cách ly điện môi. Cần phải chú ý đến công suất tiêu tán của các bóng bán dẫn và điện trở kết nối cũng như mật độ dòng điện của mạng lưới kết nối, các điểm tiếp xúc và via, bởi vì các IC chứa các linh kiện siêu nhỏ gọn khi so với các linh kiện rời rạc vốn ít gặp phải những vấn đề như vậy. Hiện tượng di cư điện tử trong mạng kết nối kim loại và thiệt hại do ESD đối với các thiết bị siêu nhỏ cũng là mối bận tâm lớn. Cuối cùng, việc bố trí vật lý của một số khối mạch con (subblocks) nhất định thường mang tính chất trọng yếu, nhằm đạt được tốc độ hoạt động như mong muốn, để phân lập các phần sinh ra nhiễu của một IC khỏi các phần tĩnh lặng, để cân bằng các hiệu ứng sinh nhiệt trên toàn bộ IC, hoặc để tạo điều kiện thuận lợi cho việc bố trí các kết nối với mạch điện bên ngoài IC. Một chu kỳ thiết kế IC điển hình bao gồm nhiều công đoạn:

Đặc tả hệ thống (System specification) Nghiên cứu tính khả thi và ước tính kích thước chip trần (lõi vi mạch) Phân tích chức năng

Nghiên cứu tính khả thi và ước tính kích thước chip trần (lõi vi mạch)

Phân tích chức năng

Thiết kế kiến trúc hoặc cấp độ hệ thống (Architectural or system-level design)

Thiết kế logic (Logic design) Thiết kế tương tự, mô phỏng và sơ đồ bố trí Thiết kế kỹ thuật số và mô phỏng Mô phỏng, mô phỏng lại và xác minh hệ thống (bao gồm cả công nghệ mô phỏng phần cứng/Hardware emulation và mô phỏng trong mạch/In-circuit emulation-ICE và đồng mô phỏng ảo/Virtual emulation)

Thiết kế tương tự, mô phỏng và sơ đồ bố trí

Thiết kế kỹ thuật số và mô phỏng

Mô phỏng, mô phỏng lại và xác minh hệ thống (bao gồm cả công nghệ mô phỏng phần cứng/Hardware emulation và mô phỏng trong mạch/In-circuit emulation-ICE và đồng mô phỏng ảo/Virtual emulation)

Thiết kế mạch (Circuit design) Tổng hợp thiết kế kỹ thuật số Thiết kế phục vụ kiểm thử và tạo mẫu thử tự động Thiết kế phục vụ sản xuất

Tổng hợp thiết kế kỹ thuật số

Thiết kế phục vụ kiểm thử và tạo mẫu thử tự động

Thiết kế phục vụ sản xuất

Thiết kế vật lý (Physical design) Lập sơ đồ mặt bằng (Floorplanning) Đặt và định tuyến (Place and route) Trích xuất phần tử ký sinh (Parasitic extraction)

Lập sơ đồ mặt bằng (Floorplanning)

Đặt và định tuyến (Place and route)

Trích xuất phần tử ký sinh (Parasitic extraction)

Xác minh vật lý và chấp thuận (Signoff) Định thời tĩnh (Static timing) Đồng mô phỏng và định thời (Co-simulation and timing)

Định thời tĩnh (Static timing)

Đồng mô phỏng và định thời (Co-simulation and timing)

Chuẩn bị dữ liệu mặt nạ (hậu xử lý layout) Hoàn thiện chip bằng lệnh Tape-out Sơ đồ reticle Chuẩn bị chuyển đổi layout sang mặt nạ

Hoàn thiện chip bằng lệnh Tape-out

Chuẩn bị chuyển đổi layout sang mặt nạ

Chế tạo mặt nạ quang

Lắp ráp vi mạch (Đóng gói IC)

Kiểm tra phiến (khuôn chip) Xác thực hậu silicon và tích hợp Xác định đặc tính thiết bị Tinh chỉnh (nếu cần thiết)

Xác thực hậu silicon và tích hợp

Xác định đặc tính thiết bị

Tinh chỉnh (nếu cần thiết)

Triển khai chip Tạo biểu dữ liệu datasheet (thường là tệp PDF) Đẩy mạnh sản xuất (Ramp up) Sản xuất đại trà Phân tích năng suất/phân tích bảo hành độ tin cậy Phân tích lỗi trên bất kỳ sản phẩm hoàn trả nào Lập kế hoạch cho chip thế hệ tiếp theo sử dụng thông tin sản xuất nếu có thể

Tạo biểu dữ liệu datasheet (thường là tệp PDF)

Đẩy mạnh sản xuất (Ramp up)

Sản xuất đại trà

Phân tích năng suất/phân tích bảo hành độ tin cậy

Phân tích lỗi trên bất kỳ sản phẩm hoàn trả nào

Lập kế hoạch cho chip thế hệ tiếp theo sử dụng thông tin sản xuất nếu có thể

Chùm ion hội tụ có thể được sử dụng trong quá trình phát triển chip để thiết lập các kết nối mới bên trong một con chip.[4][5]

Nói một cách đại khái, thiết kế IC kỹ thuật số có thể được chia thành ba phần sau:

Thiết kế cấp độ hệ thống điện tử: Bước này tạo ra đặc tả chức năng người dùng. Người dùng có thể sử dụng nhiều ngôn ngữ và công cụ khác nhau để tạo ra mô tả này. Các ví dụ bao gồm mô hình C/C++, VHDL, SystemC, SystemVerilog, các mô hình cấp độ giao dịch, Simulink, và MATLAB.

Thiết kế RTL: Bước này chuyển đổi đặc tả người dùng (những gì người dùng muốn con chip thực hiện) thành một bản mô tả Cấp độ truyền thanh ghi (register transfer level - RTL). RTL mô tả chính xác hành vi của các mạch kỹ thuật số trên chip, cũng như các kết nối nội bộ đến các đầu vào và đầu ra.

Thiết kế mạch vật lý: Bước này sử dụng bản RTL cùng một thư viện chứa các cổng logic có sẵn (thư viện ô tiêu chuẩn) và tạo ra một bản thiết kế chip. Bước này liên quan đến việc sử dụng Trình soạn thảo bố cục IC, bố trí layout và lập sơ đồ mặt bằng, xác định xem nên sử dụng các cổng nào, định nghĩa vị trí cho chúng, và đi dây (tổng hợp định thời xung nhịp, định tuyến) chúng lại với nhau.

Một ô tiêu chuẩn (standard cell) thông thường đại diện cho một cổng logic đơn lẻ, một diode hoặc các thành phần logic đơn giản chẳng hạn như flip-flop, hoặc các cổng logic có nhiều đầu vào.[6] Việc sử dụng các ô tiêu chuẩn cho phép thiết kế của con chip được phân chia thành các cấp độ logic và vật lý độc lập. Một công ty bán dẫn không có xưởng đúc thông thường sẽ chỉ làm việc trên thiết kế logic của một con chip, xác định cách thức các ô được kết nối và chức năng của con chip, đồng thời tuân thủ các quy tắc thiết kế từ xưởng đúc nơi con chip sẽ được chế tạo, trong khi thiết kế vật lý của con chip, bản thân các ô đó, thường do xưởng đúc đảm nhận và nó bao hàm các khía cạnh vật lý của thiết bị bóng bán dẫn cũng như cách chúng được kết nối để tạo thành một cổng logic.

Các ô tiêu chuẩn cho phép chip được thiết kế và tinh chỉnh nhanh chóng hơn để đáp ứng kịp thời các nhu cầu của thị trường, nhưng điều này phải trả giá bằng việc mật độ bóng bán dẫn trong chip thấp hơn và do đó kích thước die sẽ lớn hơn.[6] Các xưởng đúc cung cấp các thư viện ô tiêu chuẩn cho các công ty này, nhằm mục đích thiết kế và cho phép sản xuất các thiết kế của họ bằng cách sử dụng các cơ sở của xưởng đúc. Một bộ công cụ thiết kế tiến trình (process design kit-PDK) có thể được cung cấp bởi xưởng đúc và nó có thể bao gồm thư viện ô tiêu chuẩn cũng như các đặc tả của các ô, và các công cụ để xác minh thiết kế của công ty đối chiếu với các quy tắc thiết kế do xưởng đúc quy định, đồng thời mô phỏng thiết kế đó bằng cách sử dụng các ô của xưởng đúc. PDK có thể được cung cấp dưới dạng các thỏa thuận không tiết lộ. Các macro/macrocell/khối macro, mảng macrocell và khối IP có chức năng lớn hơn so với các ô tiêu chuẩn, và được sử dụng theo cách tương tự.[7]

Thiết kế mạch điện tử

Tự động hóa thiết kế điện tử

Thiết kế mạng điện (IC)

Thiết kế bộ xử lý

Danh sách phần mềm EDA

Dịch vụ phiến bán dẫn đa dự án

Trình biên dịch silicon

↑ Parker Brakus (ngày 17 tháng 5 năm 2022). "Analog IC: Understanding Its Importance, Functions and Applications". Quarktwin – qua www.quarktwin.com.

↑ "FYI: Today's computer chips are so advanced, they are more 'mercurial' than precise – and here's the proof".

↑ "Developments of Multi-CAD Models" (PDF). IC CAD Market Trends 2015. ngày 11 tháng 7 năm 2015.

↑ Jacob Ridley (ngày 26 tháng 12 năm 2022). "Inside Intel: here's what goes into making a cutting-edge gaming CPU". PC Gamer – qua www.pcgamer.com.

↑ Shimpi, Anand Lal. "Inside Intel: From Silicon to the World". www.anandtech.com. Bản gốc lưu trữ ngày 21 tháng 4 năm 2010.

1 2 Chen, Wai-Kai (ngày 3 tháng 10 năm 2018). The VLSI Handbook. CRC Press. ISBN 978-1-4200-0596-7.

↑ Tokuda, T.; Korematsu, J.; Shimazu, Y.; Sakashita, N.; Kengaku, T.; Fugiyama, T.; Ohno, T.; Tomisawa, O. (ngày 7 tháng 12 năm 1988). "A macrocell approach for VLSI processor design". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 7 (12): 1272–1277. Bibcode:1988ITCAD...7.1272T. doi:10.1109/43.16805.

Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3 A survey of the field of electronic design automation, one of the main enablers of modern IC design.