榎本忠儀

榎本 忠儀(えのもと ただよし)は日本の電子工学者、教育者。米国オハイオ州立大学博士(Doctor of Philosophy)。(株)日本電気(NEC)中央研究所部長、中央大学理工学部教授を経て、2014年より中央大学名誉教授。
高速プロセッサ、低電力メモリ、機能メモリ、等の半導体集積回路(LSI)の分野および高速に動画像を符号化するアルゴリズムの分野で多くの実績をあげた。特に、将来のディジタル化、オンライン化に向け、実時間で動画像を符号化する動画像符号化プロセッサ(Video Signal Processor;VSP)
の開発に世界で初めて成功し、実用化したこと(1987年)、動画像符号化の基本特許で、業界標準技術として広く定着している「高速動画像符号化処理方式」
を発明
したこと(1993年)、並びに動画像符号化を高速に演算するアルゴリズムである「高速サブサンプリング法」(2009年)
および「帯状探索窓法」(2010年)を開発したこと、などが注目される。これらの先駆的研究は今日のオンライン会議、オンライン授業、などで必須なパソコン、スマートフォン、4K・8Kテレビを始めとするディジタル動画像通信機器やオンライン技術の基盤を構築すると共に、その普及と発展に貢献した。
大容量機能メモリの研究によりIEEE Journal of Solid-State Circuitsの最優秀論文賞(Best Paper Award)(1992年)および動画像符号化プロセッサの開発と実用化により電子情報通信学会の業績賞(1996年)を受賞した。また、上記の実績が高く評価され、IEEE Fellow(米国電気電子学会フェロー)(1998年)および電子情報通信学会フェロー(2001年)の称号が授与された。
研究業績.
動画像プロセッサとアルゴリズム.
1987年、動画像符号化プロセッサ(Video Signal Processor; VSP)を世界に先駆けて開発し、その実用化に成功した。VSPは動画像を実時間で符号化・復号化するプロセッサで、今日の4K・8Kテレビ放送や移動通信システム(スマートフォーン、等)に必須のデバイスである。本VSPはProgrammable VSP(P-VSP)と呼ばれ、様々な規格、方式、応用に対応するため、プログラム方式が採用されている。また、P-VSPには多様な符号化処理に必要な回路がフル搭載されている。本P-VSPは予測符号化を処理する3段パイプライン加算系ユニットおよび変換符号化を処理する2段パイプライン積和系ユニットで構成されている。パイプラインの1段目は絶対値演算機能付きALU(米国特許 第4,849,921号)、(カナダ特許第1,257,003号)、乗算回路、正規化回路、2段目は累算回路、シフタ、3段目は最小値検出回路で構成される。さらにデータメモリ(RAM、ROM)、等も搭載されている。12個のP-VSPを搭載したモジュールを3台用いてビデオ信号処理プロセッサシステムを構築した(1987年)。本システムを14.3 MHzで動作させると、H.261に準拠するテレビ会議用CIF画像を実時間処理できる。P-VSPの発表を機会に多数の企業がVSP開発に参入し、ディジタルマルチメディア時代が始まった。
1989年、変換符号化に必須な畳み込み演算を効率よく処理するため、SSSP(Super high Speed Signal Processor)を開発した。本SSSPの開発に当たり、冗長二進数高速積和演算回路(米国特許 第4,985,861号)を発明し、3次のブースデコーダを用いた乗算回路や微細Bi-CMOSプロセス技術を採用した。この結果、本SSSPは当時の世界最高速度(200MHz)で動作することに成功した。1991年、動画像符号化処理に必要な回路をフル搭載したS-VSP](Super-high-speed VSP)を開発した。上述のSSSP、PLLクロックドライバ、ダブルバッファ方式の2ポート画像メモリ、等を搭載することにより、大量画像データの高速ベクトル演算を可能にし、250MHz動作
を達成した。本S-VSPを2個もちると、上述のビデオ信号処理プロセッサシステムが構築できる。
動画像符号化は画素ブロック(m画素×n画素)毎に処理される。従来の符号化は、1個の画素ブロックに対して、まず予測符号化を施し、次に変換符号化を施していた。時系列プロセスなので、処理に時間が長かった。これを解決するために、1個の画素ブロックに予測符号化を施している時、これと並列に1個前の画素ブロックに変換符号化を施し、かつそれぞれの処理をパイプライン化するブロック単位の「並列・パイプライン動画像符号化処理方式」(特開平05-300494)(米国特許 第5,394,189号)(1995年)を開発し、を開発し、VSP3(Video Signal Parallel Pipeline Processor)に適用した(1993年)。本方式はVSPを構築する上で避けることができない基本特許であり、業界標準技術として広く定着している。本方式の導入により、VSP3の符号化処理時間は大幅に短縮され、動作速度は大幅(300MHz)に高速化された。。なお、VSP3を1個で、前出のビデオ信号処理プロセッサシステムが構築できる。
「全探索法」による動きベクトル検出の課題を解決するため、最適動きベクトルが検出された時点で探索を自動的に停止させ、VSPを高速化する「中断法」(特開平10-271514)(1998年)を世界で初めて開発し、MPEG-2対応のVSPに適用した。中断法は探索処理を停止すると同時に、電源も停止できるので、VSPの低電力化に有効である。中断法は2000年代初頭に国内各社が開発した携帯TV電話向けVSPに採用され、VSPの急速な普及に貢献した。対象画素ブロックに対して本中断法を複数回繰り返す「多重中断法」(2007年)を開発することにより、動きベクトル検出をさらに高速化した。「動的電圧・周波数スケーリング方式 (Dynamic Voltage and Frequency Scaling Technique; DVFST)」を有効活用できる「適応的中断条件算出法」(特開2005-130424)(2005年)を発明し、低消費電力VSPを開発した。4K、8Kテレビ放送に向けVSPを超高速化するために、探索ポイント数を極限まで削減した「高速サブサンプリング法」(2009年)を開発した。さらに本アルゴリズムを改良した「帯状探索窓法」(特開2013-026966)(2013年)および多入力差分絶対値和回路を開発した。帯状探索窓法は、処理測度を「全探索法」の約400倍に高速化し、回路の消費電力を全探索法の1/16,000に削減した。さらに、処理測度を帯状探索窓法より約2倍高速化した「額縁形探索窓法」(2013年) も開発した。
ZnSの発光と伝導.
予め紫外線を照射した極低温の硫化亜鉛(ZnS)結晶に電界を加え、赤外線を照射すると、ZnS結晶が光(ルミネセンス)を発すると同時にZnS結晶中に電流が流れることを初めて明らかにした。発光量と電流量の諸特性(赤外線特性、温度特性、過渡・減衰特性)がほぼ一致することから、発光と電流は同一不純物センターに起因していることがわかった。さらに、不純物センターが浅いエネルギー準位(0.033 eV)、中間のエネルギー準位(0.25 - 0.42 eV)、深いエネルギー準位(0.84 - 2.15 eV)に存在していることも明らかにした。
アナログ集積回路.
1975年よりSi半導体集積回路(LSI)の研究に従事する。まず、MOSFETや電荷結合素子(CCD)を用いたアナログMOS-LSIの開発に着手した。代表的なLSIとして、多数の浮遊電極型タップを実装したCCD遅延線(1979年)(日本国特許1309909、1349893)、新たに開発した二重分割電極(double- split-electrode)型CCDを搭載した音声チャネルフィルタ(1980年)(日本国特許1377077)、非巡回形マツチドフイルタ(日本国特許1496458、1508158)(1981年)、等がある。上述の浮遊電極型タップ付きCCD遅延線を搭載したLSIとして、学習機能を持つ世界初の集積化アナログ自動等化器(1982年)、二次元逆フィルター(1979年)および最小位相非巡回型フィルタ(1979年)がある。本アナログ自動等化器は線形自動等化器や非線形自動等化器に応用された。学習機能は重み係数を適応的に更新する機能で、エコーキャンセラー、ニューラルネットワーク、等に必須の機能である。MOSFETの微細化・縮小化による回路への効果や影響を定量化するため、MOS演算増幅器(1982年)を基本に「アナログMOS回路の比例縮小則(スケーリングルール)」を確立した(1983年)。これよりアナログMOS回路の諸特性(スルーレート、開ループ利得、等)が飛躍的に向上することが示された。さらにスイッチトキャパシタ(SC)を搭載したアナログMOS-LSIとして、アナログ遅延線(1982年)、オフセットエラーキャンセラー(1983年)、4象限アナログ乗算回路(1985年)、等がある。
3次元デバイス.
3次元デバイス(3D-IC)を構築する製造技術に多数のチップやウェハを積み重ねる方法(「積み重ね法」または「張り付け法」)がある。ELVIC(Elemental Level Vertically Integrated Circuit)と呼ぶ「積み重ね法」(米国特許 第4,612,083号)(1984年)、(欧州特許 第016815B1号)(1992年)、(日本国特許1760133)(1993年)、(日本国特許1899777)(1995年)を開発した。
ELVIC技術は、(a)チップを三次元的に積層する技術、(b)各チップの表面と底面を導通する垂直配線を形成する技術からなる。(b)はチップを上下に貫通するビアホールを形成するエッチング工程とビアホールに垂直配線を埋め込む工程、からなる。本ELVIC技術は無線ICタグチップ(ミューチップ)、等の両面電極を形成するために不可避な技術として現在も広く利用されている。
異なる半導体材料で形成されたデバイスを同一チップ上に形成することは難しい。この問題を解消するために「積み重ね法」を適用した。CMOS回路が形成されたSiチップの上にInGaAsP/IbP発光ダイオードが形成された化合物半導体チップを重ねた3D-ICを作成して、その特性を評価した。
他の3D-IC技術として、絶縁膜上に単結晶Si層を生成したSOI(Silicon on Insulator)を作成し、Si層の結晶方位とSOIの表面形態を評価した。さらに、表面形態とMOSFETのしきい値の関係を評価した。SOI基板を用いてMOSFETを製造する技術、等開発した。
ディジタル集積回路.
スーパーコンピュータ用として世界に先駆けて開発したCMOSベクトルパイプラインプロセッサ(Vector Pipelined Processor; VPP)(1991年)、無制限の誤り(誤字・脱字)を含む単語の検索が可能な辞書検索プロセッサ(Dictionary Search Processor; DISP)(1990年)、企業内LANに向けた情報検索プロセッサ(1988年)、高基数・スケーリング方式を採用した浮動小数点除算回路(2003年)、動きベクトル検出プロセッサ(2001年)、平方根回路(2005年)(2006年)、動的電圧・周波数スケーリング法(DVFST)を適用した初の動画像符号化プロセッサ(2013年)等、様々な高性能CMOSプロセッサを開発した。上記VPPはNECのスーパコンピュータSX-4に搭載された。SX-4はCMOS集積回路を採用した初のスーパコンピュータである。世界最大容量(160K bit)の連想メモリを搭載した上記DISPはIEEE(米国電気電子学会) Journal of Solid-State Circuits (JSSC)Best Paper Awardを受賞した(1992年)。
回路を並列化・パイプライン化して高速化する技術として、並列差分絶対値和回路(米国特許 第4,849,921号)(1989年)、並列ALU(カナダ 特許第1,257,003号)(1989年)、桁上げの無い冗長二進数演算を生かした積和演算回路(米国特許 第4,985,861号)(1991年)、浮動小数点乗算/除算/論理演算器(1991年)、プログラム方式チップ搭載型クロックパルス発生回路)(1993年)、ALUの高速例外処理手法と回路)(1993年)、等の発明がある。回路を小型化およびクリティカルパスを短縮して高速化する技術として、多入力演算器(特開平10-269197)(1998年)、差分絶対値和回路(2001年)、マルチプレクサ(2004年)、等の開発がある。
LSIの動作時消費電力(Pat)は充放電電流による消費電力(Pcd)と貫通電流による消費電力(Psc)の和である。Pcdは論理ゲート数(G)、クロック周波数(f)、電源電圧(V)の2乗に比例する。fを維持したまま、無条件でPcdを削減する第1の手段はGの削減、第2の手段はクリティカルパスのゲート段数(g)の短縮によるVの降圧、である。
CMOS差分絶対値和回路に2段パイプライン方式を導入し、累算回路部の1/2(上位ビット部)をカウンタに置換することにより、G、gを大幅に削減した。この結果、f(=220MHz)を維持したまま、Vを73%に降圧できた。従って、Pcdが従来形の55.2%に低減された。回路アーキテクチャや信号処理アルゴリズムの改良により、G、gを削減したCMOS平方根回路も開発した。Vを77%に降圧することができたので、f(=570MHz)を維持したまま、Patが従来の27.1%に削減された。本平方根回路はIEEE(米国電気電子学会)ASP-DAC University LSI Design Contest Best Design AwardのSpecial Feature Awardを受賞した(2006年)。
レジスタアレイを駆動するクロックドライバの「電力削減方法」(特開2003-162558)(2003年)を開発した。k段目駆動回路に比べ、(k+1)段目負荷回路が大きな多段のクロックドライバでは負荷回路に流れる貫通電流による消費電力(Psc)が無視できない。1段目プレ回路(1個のインバータ)、2段目駆動回路(m個のインバータ)、3段目負荷回路(N=m・nのインバータ)で構成される3段クロック木を設計・試作して、Pscが最小となる回路構成を解析した。Nを固定して、mを増す(nを減少する)と、駆動回路のPscは徐々に増し、負荷回路のPscは急速に減少する。プレ回路のPscは無視できるほど小さい。一方、プレ回路、駆動回路のPcdは単調増加し、負荷回路のPcdはほぼ一定である。これより、総消費電力(Pat=Pcd+Psc)が最小となるmの値が存在することがわかる。一般的には、Patが最小となるmは約Nの平方根(=n)で与えられる (特開2003-162558)(2003年)。同様に、クロック木の総遅延時間が最小となるmもnとほぼ等しく、その値は約Nの平方根である。
スマートフォン、タブレット端末機器、等の携帯機器では待ち受け時(待機時)でもリーク電流が流れ、電力を消費する。この電力を待機時消費電力(Pst)と呼ぶ。電源を切れば、この問題は解決されるが、SRAMやDelay Flip-Flop(D-FF)に記憶されたデータは消失してしまう。この問題を解決するため、待機時のデータ保持とリーク電流削減を両立できる自己制御電圧レベル変換回路(特開2002-288984)(2002年)を開発した。本回路はSVL(Self-Controllable Voltage Level)回路と呼ばれ、SRAMやD-FFが動作している時、記憶回路に規格電圧(V)を加え、停止している時、記憶回路にVよりvだけ低い降圧電圧(V-v)を供給する。SVL回路は、Vを供給するpMOSFET(pS)、(V-v)を供給するnMOSFET(nS)、放電用pMOSFET(pSd)で構成される極めて簡単な回路である。記憶回路が停止している時、記憶回路のpMOSFETにバックゲートバイアス(v)が掛かり(内部電界が緩和され)、pMOSFETのしきい値電圧が高くなる。この結果、pMOSFETに流れるリーク電流が減少し、Pstが削減される。同時に記憶データが保持される。さらに読み出しみマージンおよび書き込みマージンも向上する。このように、SVL回路は極めて簡単な回路であるが、その効果は極めて大きい。
キャッシュメモリに必須なSRAMにSVL回路(M-SVL)を適用した。ワード線電位が0となり、SRAMが待機(データ保持)状態になると、M-SVLのpSmがoff、nSmがonとなり、記憶回路(モリセル)に降圧電圧(V-v)が供給される。今、ノードN1 およびN0の電位をそれぞれ0および(V-v)とすると、U1(pMOSFET)がoffとなる。この時、U1にバックゲートバイアス(v)が掛かり、U1のしきい値電圧が高くなるため、U1に流れるリーク電流が減少する。従って、off 状態のU1およびon状態のD1を介したリーク電流が減少し、Pstが削減される。同時に記憶データが保持される。SVL回路を適用した改良型SRAMのデータ保持マージンは従来形SRAMの59.5%であったが、リーク電流によるPstは大幅に減少し、従来形SRAMの約1/11 (9.17%)となった。
改良型SRAMが書き込みをしている時、メモリセルに降圧電圧(V-v)を、ワード線にVを供給する。書き込みマージンは大幅に改善され、従来型SRAMの1.31倍であった。
改良型SRAMが読み出しをしている時、メモリセルにVを、ワード線に(V-v)を供給する。読み出しマージンも大幅に改善され、従来型SRAMの2.09倍であった。
なお、SVL回路の面積オーバーヘッドは僅かに1.383%である
パイプラインレジスタやレジスタファイルの基本回路であるD-FFにSVL回路を適用した。D-FFの記憶回路(ラッチ)はSRAMの記憶回路(モリセル)とほぼ同一の回路構成である。D-FFが待機(データ保持)している時、SVL回路は記憶回路(ラッチ)に降圧電圧(V-v)を供給する。従って、リーク電流によるPstが減少し、同時にデータが保持される。SVL回路を適用した改良型D-FFのデータ保持マージンは従来形D-FFの72%であったが、Pstは大幅に減少し、従来形D-FFの約1/7 (14.81%)となった。なお、SVL回路の面積オーバーヘッドは11.62%である。
「低リーク電流SRAM」は電子情報通信学会集積回路専門委員会、第8回システムLSIワークショップの「ポスター賞」(2004年)を、「自己制御電圧レベル変換回路」は第7回LSI IPデザイン・アワード「研究助成賞」(2005年)を受賞した。
GaAs MESFET回路の基本回路はE/D DCFL(Enhancement/Depletion Direct Coupled FET Logic)回路であるので、動作速度はNANDゲートよりNORゲートの方が速い。この特性を活かして、NORゲートのみで構成したフリップフロップ(D-FF)(1997年)を開発した。さらに3.2GHz PLLクロック発生器(1994年)を始め、500MHz RISCプロセッサ(1997年)、1.67GHz 加算回路(1999年)、3.5GOPS 動きベクトル検出回路(1999年)、8:1MUX/1:8 DEMUX(20001年)、等の超高速ディジタルLSIやアナログ回路である1.54GHz 演算増幅回路(1994年)を開発した。待機時のリーク電流を削減するため、DC/DCレベル変換回路(1995年)
も開発した。これをSRAM(1996年)、レジスタファイル(2000年)に適用した結果、待機時のデータ保持と低電力化が同時に得られるようになった。
代表的な論文.
他の論文：英文論文、和文論文、英文・和文論文、英文・和文論文・研究会・全国大会の論文、研究会・全国大会の論文
代表的な特許.
他の特許