5ナノメートル

半導体製造において、国際半導体技術ロードマップは5ナノメートルノードを7ナノメートルノードの後のテクノロジーノードとして定義している。
歴史.
背景.
かつて一部の専門家から5nmノードはムーアの法則の終わりと考えられていた 。7nm以下のトランジスタは、ゲート酸化物層でトンネル効果が起こる 。開発コストのため5nmが市場に出回るには、ムーアの法則による2年よりも長くかかると予測されている。
当初は、7nmを超えた小さなスケールでチップを作るには大きな技術的進歩が必要だと言われていた 。特に、5nmは全周ゲート(gate-all-around)アーキテクチャなどFinFETの後を継ぐものを呼び込むと考えられている。
技術デモ.
単一トランジスタ7nmデバイスは2000年代初めに研究者によって最初に作製された。2002年、IBMが6nmトランジスタを作製した。
商業化.
インテルは具体的な計画を明らかにしていなかったが、2009年のロードマップではおよそ2020年までにエンドユーザーへの発売を計画していた。しかし、2020年7月の時点で1つ前の7nm化が2022年へ先送りとなることを発表し、5nm化は更に数年遅れることとなった。
5 nm プロセスノード.
数字は低いほど良い。トランジスタ・ゲートピッチはCPP(contacted poly pitch)、配線ピッチはMMP(minimum metal pitch)とも呼ばれる。
Beyond 5 nm.
3.5 nm が、beyond 5 nmの最初のノードの名前である。
2018年、IMECとケイデンスは3nmテストチップをテープアウトした。サムスンも2021年に3nmのFETを作るために全周ゲート技術を使う計画を発表した。
ムーアの法則を超えたスケーリングでチップを製造する有用または重要だと考えられている有力技術として、光渦レーザー、MOSFET-BJTデュアルモードトランジスタ、、マイクロフルイディック冷却、、真空チャネルトランジスタ、テラヘルツ光、極端紫外線リソグラフィ、、シリコンフォトニクス、グラフェン、、有機半導体、ガリウムヒ素、インジウムガリウムヒ素、ナノリソグラフィ、再構成可能なカオス理論に基づくマイクロチップがある。