Newsgroup: it.comp.hardware.cpu
Titolo: [K8] L'architettura Hammer

http://www.amd.com/us-en/Corporate/VirtualPressRoom/0,,51_104_2315_3923,00.h
tml
Saluti. Uno Xelloss-collegamento.
--
+------------------------+------------------+
| \\//                   | Wilmer Ricciotti |
| //\\ e  l  l  o  s  s  | (da Bologna)     |
+------------------------+------------------+
| email: 
galawee...@galactica.it
       |
|   ICQ: 3233084                            |
|   IRC: Xelloss (@ AzzurraNet)             |
+-------------------------------------------+
| ATTENZIONE: l'indirizzo email cambierà in |
|             ottobre. Stay tuned.          |
+-------------------------------------------+

 tml
Stavo proprio aspettando qualcuno che "osasse" mettere
il DRAM controller nella CPU...
In generale concetto interessante, non per i 64bit,
ma per il summenzionato DRAM controller e per
l'altro bus (HyperTransport).
bye,
-- 
  Piergiorgio Sartor

 il DRAM controller nella CPU...
sono arrivati tardi, Transmeta lo fa da un pezzo..(con supporto SDR e DDR)
ciao,
Marco

 sono arrivati tardi, Transmeta lo fa da un pezzo..(con supporto SDR e DDR)
Se e` per questo non solo Transmeta.
Mi riferivo al mercato PC mainstream, cioe` intel ed AMD.
Infatti avere il DRAM controller integrato ed un connessione
hi-speed per il resto (I/O bus) consente di ridurre i costi
ed aumentare le prestazioni notevolmente.
In termini di PC finale, naturalmente, un po' come l'idea
di SiS di integrare il north & south bridge in un unico chip.
Dato inoltre che il turn over delle CPU e` piu`
rapido di quello dei chipset, non dovrebbe essere
un problema (in teoria) mantenere aggiornato
il gestore delle DRAM.
Vedremo come andra` a finire, magari vedremo
un P5 con bus RIMM... :-)
bye,
-- 
  Piergiorgio Sartor

 un P5 con bus RIMM... :-)
gli EV8 non dovevano avere qualcosa di simile..?
ciao,
Marco

il gestore delle DRAM.
in effetti il problema era questo.. a meno di una certa "programmabilita'"
del gestore medesimo, si potrebbero avere delle CPU che "invecchiano" di 
colpo per l'uscita di una nuova memoria p. es.
ciao r.d.

 l'altro bus (HyperTransport).
DRAM controller integrato a 64/128 bit, bus superveloce per sistemi SMP
economici_E_efficienti, banda che scala con l'aumentare dei processori. Il
tutto su un core simile all'athlon ma pesantemente ritoccato (pipeline e
BPU).
Non esattamente ciņ che mi aspettavo, ma comunque molto interessante.
Ragazzi, con questa roba un sistema biprocessore diventa un must anche per
l'utente comune!
Saluti. Uno Xelloss impaziente.
--
+------------------------+------------------+
| \\//                   | Wilmer Ricciotti |
| //\\ e  l  l  o  s  s  | (da Bologna)     |
+------------------------+------------------+
| email: 
galawee...@galactica.it
       |
|   ICQ: 3233084                            |
|   IRC: Xelloss (@ AzzurraNet)             |
+-------------------------------------------+
| ATTENZIONE: l'indirizzo email cambierą in |
|             ottobre. Stay tuned.          |
+-------------------------------------------+

 colpo per l'uscita di una nuova memoria p. es.
Gia`, ma a me sembra piu` paura che altro.
Come gia` detto il turn over delle CPU e` piu` rapido,
poi le DRAM non escono da un giorno all'altro in nuova
configurazione, semmai c'e` incertezza sugli standard
(SDRAM, SDRAM-II, RIMM, etc.).
Infine fare il controller un minimo programmabile non mi
pare una cosa tanto difficile o assurda, pensa che il
chipset VIA MVP3 supporta le fantomatiche SDRAM-II, che
altro non sono che le DDR...
Comunque sia sono proprio curioso su come andra` a finire...
bye,
-- 
  Piergiorgio Sartor

 colpo per l'uscita di una nuova memoria p. es.
Come dire che il problema del precoce invecchiamento si trasferisce dalla
scheda madre alla CPU. Comunque ti faccio notare che ora come ora ci sono
CPU che costano meno delle schede madri, a differenza di qualche tempo fa.
Mi stavo chiedendo se, dato il memory controller integrato, non ci troveremo
di nuovo un package per slot, per ospitare la memoria RAM. In tal caso,
essendo i controller DDR-II compatibili con le DDR-I, potrebbe essere
sufficiente cambiare lo slotket, e non la cpu, per passare dal supporto
DDR-I a quello DDR-II. Con un notevole risparmio di denaro.
Saluti. Uno Xelloss fantasioso.


 DDR-I a quello DDR-II. Con un notevole risparmio di denaro.
Sarebbe davvero interessante sapere quali vantaggi
prestazionali puo` portare tale integrazione.
Di sicuro si elimina la latenza del chipset, ma sicuramente
sono possibili ulteriori ottimizzazioni. Infatti la CPU sa
esattamente quali dati deve leggere e come, per cui puo`
attuare strategie ottimali di accesso, cosa che il chipset
non sempre puo` fare, deve essere in qualche modo generico
e non sempre ha tutte le informazioni necessarie.
Quindi la curiosita` mia e`: quali ottimizzazioni hanno
in programma per questo DRAM controller?
bye,
-- 
  Piergiorgio Sartor

sono arrivati tardi, Transmeta lo fa da un pezzo..(con supporto SDR e DDR)
qualsiasi processore per l'embedded ha mezzo miliardo di controllers
integrati al giorno d'oggi... :-)
ma ne i transmeta ne i processori embedded sono rivolti al mercato
home.
--
    (iao!!oai)                                    (ICQ: 10860566)
    //.aurizio
[WARNING!: togliete _nessuno_ per rispondere]
    Time may change me
    But I can't trace time

home.
Beh credo che transmeta se avesse potuto sarebbe stata in qualunque
mercato solo che il loro concetto e` fondamentalmente sbagliato. In
ogni caso quello che hanno fatto loro e quello che e` stato fatto su
hammer non sono nemmeno lontanamente paragonabili. Bisogna capire che
Hammer ha il "chip-set" (si fa per dire) che gira a 2 GHZ e passa e
quindi le latenze sono state letteralmente uccise. HT permette di far
usare ad un processore la memoria dell'altro con latenze inferiori a
quelle che abbiamo oggi su un cache miss. 
I risultati saranno spaventosi insomma :-)
p.s. Ciao Maurizio, come va?
Gabriele
Gabri, detto Mario... 
apg...@home.net
 (levare ap)

p.s. Ciao Maurizio, come va?
ottimamente...
btw, mi sono perso il nuovo indirizzo della ml...


 btw, mi sono perso il nuovo indirizzo della ml...
Anche io, devo dire...
Uno Xelloss "me too".



quale ML?
-- 
Sidewinder  
---------------------------------------------------------------------
Debug is human, de-fix divine.
---------------------------------------------------------------------


--
Cain
- - - - - -
To follow the path:
     look to the master,
     follow the master,
     walk with the master,
     see through the master,
     become the master.

 lo spero (considera i costi)!!!!
Le mie ovviamente sono considerazioni valide sul lungo periodo. E' chiaro
che un dual duron, all'introduzione degli hammer, sarà molto più economico,
ma appena saranno ammortizzati i costi il bus hypertransport di un dual
clawhammer consentirà una connessione più efficace e tuttavia più economica
delle due connessioni EV6 del dual duron: questo grazie al minor numero di
pin richiesti (il northbridge AMD-762 ha quasi 1000 pin!!). Inoltre le
schede madri saranno in generale più economiche, venendo a mancare il
northbridge.
Saluti. Una Xelloss-precisazione.
--
+------------------------+------------------+
| \\//                   | Wilmer Ricciotti |
| //\\ e  l  l  o  s  s  | (da Bologna)     |
+------------------------+------------------+
| email: 
galawee...@galactica.it
       |
|   ICQ: 3233084                            |
|   IRC: Xelloss (@ AzzurraNet)             |
+-------------------------------------------+
| ATTENZIONE: l'indirizzo email cambierà in |
|             ottobre. Stay tuned.          |
+-------------------------------------------+

 +-------------------------------------------+
13 righe di firma per un link... non ho parole!!!
Ma la netiquette sai cosa è?
VN

 Ma la netiquette sai cosa è?
Oh cielo... ti prego di non considerare "firma" la clausola finale del
messaggio e i trattini "--", mentre le ultime tre righe della firma le avrei
già tolte più che volentieri se non stessi attendendo la sistemazione del
mio account adsl da quasi un mese... momentaneamente mi trovo senza un
indirizzo email affidabile, e preferisco segnalarlo nella firma... ti pare
così assurdo? Inoltre, ti faccio notare che tu hai appena citato 13 righe
perfettamente superflue...
Non posso dimensionare la firma a seconda della lunghezza del messaggio, ma
in generale i miei post sono più che in tema con il gruppo. Stai proprio
prendendotela con la persona sbagliata.
Inoltre, è difficile che non conosca la netiquette una persona che in 5 anni
ha spedito su svariati gruppi migliaia di messaggi... anche il più testardo,
se non cerca deliberatamente la lite, la impara: per imitazione o per
abitudine.
Saluti. Uno Xelloss un po' scocciato...
--
+------------------------+------------------+
| \\//                   | Wilmer Ricciotti |
| //\\ e  l  l  o  s  s  | (da Ancona)      |
