Newsgroup: it.comp.hardware.cpu
Titolo: Adattatore Slot1-socket370

Ho visto alla CDC un adattatore da inserire nello Slot1 del PII per poter
utilizzare i nuovi celeron su socket 370.
Cosa ne pensate ???
E l'OC e' fattibile??
Ciao Ciao



Mah, io ho sempre avuto dei dubbi. Giá il segnale dello Slot1 non era
dei migliori, se poi ci si aggiunge ancora un convertitore sopra per
il S370 non ho proprio idea di come diventino sti poveri segnali.
Ciao
   Il Pirri
" Se esiste l'intelligenza artificiale
  deve esistere anche la deficienza artificiale"
http://members.xoom.com/pirri

il S370 non ho proprio idea di come diventino sti poveri segnali.
Beh, pero' va detto che la storiella dei segnali "sporchi" sullo slot1
e' stata tirata fuori dalla AMD tempo fa. 
Da quando hanno annunciato che anche loro con il K7 passeranno su uno
slot praticamente uguale, non la menano piu' con questa storia......
Io, finche' le cpu funzionano correttamente, dei segnali piu' o meno
"sporchi" me ne frego altamente....
Ciao!
Alfasud Driver©
email: 
alf...@lycosmail.com

>Mah, io ho sempre avuto dei dubbi. Giá il segnale dello Slot1 non era


il S370 non ho proprio idea di come diventino sti poveri segnali.
Comunque sia non mi pare che serva a molto visto che tutti gli attuali Mendo
si trovano anche su Slot (anzi si trovano quasi solo su slot).
Ciao!

 slot praticamente uguale, non la menano piu' con questa storia......
mica tanto, Gabriele Sartori, quando annuncio' (non sto parlando di
annunci ufficiali, ovviamente) che il nuovo K7 sarebbe stato su slot per
motivi prevalentemente pubblicitari, disse di essersi battuto in tutti i
modi per evitare questa soluzione ma di non essere riuscito a smuovere
gli altri in AMD...
-- 
  (iao!!oai)                                     (ICQ: 10860566)
  //,aurizio
 
   I bimbi buoni vanno in paradiso.
   I bimbi cattivi vanno dove gli pare!

"sporchi" me ne frego altamente....
In pratica e' vero, ma se facciamo delle disquisizioni sulla tecnologia
dobbiamo dire certe cose, no?
Stefano Ceccherini
Sostituire kappa con "k" x rispondere...oppure 
mar0...@ud.nettuno.it

e' stata tirata fuori dalla AMD tempo fa. 
Si questo é vero, ma sono anche testati dai nostri prof.
all'universitá. Se trovo il tabulato con i risultati te lo scanno e te
lo mando in mail.


si trovano anche su Slot (anzi si trovano quasi solo su slot).
Si ma da quanto ho letto i Mendo verranno prodotti su Slot1 fino alla
fine della prossima estate, poi solo S370.


dobbiamo dire certe cose, no?
si, purche' siano giuste.
ciao

dobbiamo dire certe cose, no?
Verissimo, pero' bisognerebbe almeno essere un po'  meno faziosi.
Lo slot A della AMD e' *elettricamente* molto simile allo slot1,
quindi se ci sono problemi relativamente alla sporcizia dei segnali,
ci sono su entrambi.
Solo che, se una cosa la fa la Intel deve far schifo per forza, mentre
se la fa AMD, allora va bene. Mi sembra un po' un atteggiamento da
fanatismo politico.


si, purche' siano giuste.
Eheh, io avevo fatto un casino, meno male che ci sei tu...(non sono ironico)
Comunque parlavo per sentito dire, per quel che mi ricordavo... Mi sembra
che G. Sartori (AMD) avesse detto che l'EV6 fosse un bus punto-punto...
inoltre disse che si era battuto per non avere lo slot, che e' un accrocchio
semi-inutile...
Pero' hai ragione quando dici che sono passati su slot  ANCHE x poter
montare una cache esterna + grossa (immagino che integrare sul chip 1 o +
mega di L2 con processo a 0.25 sia una mostruosita'...)


 mobo con una vita media di 1anno?????
mah, non so se hai presenti i listini prezzi dei rivenditori di alpha,
non sono tanto esosi... con molto meno di 4 milioni ti porti a casa un
alpha a 600mhz "chiavi in mano", con un rapporto prezzo\prestazioni che
fa rabbrividire qualsiasi x86.



attenzione, io parlavo di una soluzione a freq sincrona per cache/ram/cpu o
cmq con moltiplicatore molto basso (sotto i 2.5x), tipica dei sistemi
dedicati (infatti ho fatto l'esempio dello "slottone"). tra l'altro su cpu
che reggono un rapporto uistr/clock (cioe' il num di ck necessari per
compiere la singola istr) molto vicino a 1 e' l'unica soluzione per non
creare troppi colli di bottiglia.
 per farti un esempio in laboratorio all'universita' avevamo una mobo per
riconoscimento video (su progetto CNR. all'epoca usci' anche un articoletto
su MC) su architettura proprietaria a 4 cpu alpha con bus di
sistema secondario (cioe' ram/cache L3) a 250MHz e primario a 500MHz
(cpu/L2). prova un po' a progettare piste di una decina di cm a 500MHz che
non siano anche antenne!!!!!!! abbiamo dovuto progettare tutto (e dico
tutto, anche la singola resistenza) con i
modelli a microonde, tutto in modalita' distribuita. per la simulazione di
1(uno) ciclo di clock il risc6000 che usavamo ci metteva circa 10h. in
particolare le piste della L2 le abbiamo fatte con strutture a microstriscia
accoppiata........
in sostanza le mobo usate per soluzioni commerciali sono architetturalmente
strutturate come quelle per pc, cioe' con una freq di bus di ram/cache molto
diverso da quella di cpu (in genere <150MHz contro >500MHz), quindi i
problemi sono di soluzione + semplice. ci sono cmq casi di architetture
proprietarie (ma in genere si tratta di sistemi dedicati e non pc) con mobo
con freq di lavoro di 300 e passa MHz.
cmq sono assolutamente d'accordo sul discorso prezzo/prestazioni.
attualmente con ~7M£ ti porti a casa un DEC (tanto per restare su marchi
noti) con un 21264 a 500MHz completo di HD SCSI2, con una potenza di calcolo
che neppure un P3 1500MHz!!!!!!!!!
senza contare che e' stato annunciato il 21364 (clock iniziale 600MHz) con
uno SpecInt e uno SpecF quasi tripli rispetto al corrispondente 21264.
rabbrividiamo..............
ciao


attualmente e' impossibile a meno di non voler buttare il 90% dei chip sul
wafer.
se noti infatti la cache dello xeon e' fatta con 4 o + chip ( e molto
probabilmente all'interno dello stesso involucro c'e' + di 1 solo chip). e
intel i chip li sa costruire..........
ultimamente c'e' stato un thread con Mugelli sulla cache del Dixon. ora sono
abbastanza convinto che intel abbia usato un qualche tipo di "trucco" per
integrare 2 chip da 128k l'uno (o - probabilmente 1 da 256k) accanto alla
cpu, da cui la forma rettangolare della stessa. pensa un po' che trucchi
bisognerebbe inventare per metterne 512, senza parlare dell'assorbimento di
potenza.
ciao

cpu, da cui la forma rettangolare della stessa.
Interessante... hai qualche indizio che possa confermare questa tua ipotesi?
(al di la' della forma rettangolare, che era tipica anche del PPro)


 potenza.
humm... stiamo parlando di qualcosa sui cento milioni di transistor
direi... :-)
gosh, forse in copper .08 non ci saranno problemi ma prima di allora...
^___^;;;
 (te lo immagini un die da 5cm di lato?)


 (al di la' della forma rettangolare, che era tipica anche del PPro)
quello e' gia' un buon indizio di per se, ma ci aggiungerei A) il fatto
che non producono PII "ufficiali" con quel sistema (ci guadagnerebbero
un pacco) B) un die di quelle dimensioni e' decisamente duro da
produrre, o e' double-cavity o fanno conto di buttarne una percentuale
altissima e rientrarci con prezzi "da portatile".



(premessa: sono tutte considerazioni ipotetiche e qualitative,
tranquillamente smentibili)
prove nessuna, indizi almeno 1, oltre a quello della forma (molto strana
invero per un chip, benche' possibile), e cioe' la dimensione del chip.
 come detto nel thread summenzionato un core deschutes + 256k di L2 dovrebbe
stare intorno ai 40M di mos.
con tecnologia 0.25u questo significherebbe una percentuale di chip
difettati sul wafer enormemente alta.
infatti supponiamo per semplicita' di avere un wafer quadrato con 4 difetti
reticolari distribuiti uniformemente su cui vogliamo costruire dei chip
quadrati. supponiamo che i chip siano molto grandi, per cui ne posso
costruire 4. mediamente avro' una resa dello 0% (!!!!!) cioe' tutti i chip
saranno difettati. supponiamo invece di poter spezzare i chip in questione
in 4 parti. in questo modo costruiro' 16 chip sullo stesso wafer, con
mediamente 4 chip difettati, quindi una resa del 75%. cioe' maggiore e' il
numero dei chip (e quindi minore la loro dimensione) a parita' di difetti
reticolari e maggiore sara' la resa. ovvio che se uno non ha limiti di spesa
puo' anche permettersi di buttare tutto un wafer per un solo chip, ma i
costi sarebbero veramente enormi.
ciao


a immaginarmelo me lo immagino, ma immagino anche il costo relativo......
rabbrividiamo..........
^_______^
sarei curioso di conoscere la densita' di impacchettamento dei mos usata da
amd... se non ho letto male il k6-3 dovrebbe essere ~ uguale come dimensione
al mendo, con pero' molti mos in +. con questi livelli di impacchettamento
(credo che abbiano usato un rapporto 1:1 tra lunghezza di canale e distanza
tra le diffusioni, cioe' .25u di canale e .25u tra due successivi mos) penso
proprio che l'oc sara' estremamente complicato, visto anche quanto consuma
il k6............
ciao

fine della prossima estate, poi solo S370.
si, questo e' cio' che Intel andava dicendo fino a gennaio. poi
evidentemente i grandi oem, che stanno guadagnando pacchi di soldi col
mendo+LX/EX/ZX, hanno esercitato forti pressioni (chi si ricorda la fine
produzione del 266/300 klamath??) tali che recentemente intel ha dichiarato
che il mendo slot1 andra' avanti sicuramente fino a fine 1999 e
probabilmente per H1 2000 (letto su "theregister")
ciao

 il k6............
buon punto, comunque mi pareva che il k6-3 avesse (relativamente) molto
pochi transistor, meno di un mendocino... la cosa mi pare strana in
effetti.


...


partire da 433mhz.,anche se"azzoppati"dal bus a 66mhz.
magari!!!!!!! senza un blocco sul bus si potrebbe iniziare a pensare ai
600MHz.................
ciao

 il k6............
Tabellina:
                Superficie              Nr.
                Die                     trans.          
K6-2            78mm2                   9.3M
K6-3            118mm2                  21M
K7              184mm2                  22M
Mendo           154mm2                  19M
PII             95mm2                   7.5M
PIII            140mm2                  9M
Adesso andate avanti voi....
 
-- 
Andrea Luigi Meneghini 
Perche' dovremmo preoccuparci della
grammatica, visto che siamo brave persone
Artemus Ward, Pyrotechny, 1872

Adesso andate avanti voi....
Sapete che mi da' da pensare il numero di transistor del mendo??
voglio dire tra k6 2&3 c'e la differenza di 12 Milion di transistor per 256Kb 
di cache 
tra PII e Mendo... idem ma per 128Kb soltanto..
ma quanta cache c'e' DAVVERO nel mendo??
ciao r.d.