Newsgroup: it.comp.hardware.cpu
Titolo: Novita' su Hammer.

Da Hwupgrade che riprende Vr-zone
(mi)Stupisce che abbia solo 64Kb di L1 e che non abbia poi 
cosi' tanta memoria indirizzabile.
Altre infonon moltissime):
http://news.hwupgrade.it/6851.html
ciao r.d.

 ciao r.d.
se č cosě, allora č veramente una merda!

 wrote in message
news:uNd%8.125189$vm5.4...@news2.tin.it...

Oh, ecco, mi mancava il parere di un esperto.
--
Samuele Ruggieri
Associate Expert
Expert Zone - 
www.microsoft.com/windowsxp/expertzone

 cosi' tanta memoria indirizzabile.
In effetti pare molto strano, almeno per
la versione high end.
A meno che non abbiano fatto confusione sui
numeri (capita spesso con le CPU con memory
controller integrato), cioe` 4/8G... word a
64 bit, cioe` 8 volte di piu`.
Boh?
bye,
-- 
  Piergiorgio Sartor

 Samuele Ruggieri
non credo ci voglia un Associate Expert per capire che una cpu con L1 da
soli 64KB è una pessima cosa... per non offendere nessuno.

64 bit, cioe` 8 volte di piu`.
che dire?
se per la L1 si potrebbe pensare ad una sua compensazione con una L2
+ "vispa" vecchio problema di Athlon rispetto, p. es. a coppermine,
su cui spiccava solo per i 128K di L1, la quantita' di memoria 
indirizzata e' assurdamente bassa.
Spopratutto (hai ragione) per OPteron.. anche tenendo conto che 
gli Opt andranno MINIMO a coppie... e quindi con 16GB max..(34 bit 
addressing) e molto spesso a quattro.
Pero' si parla di macchine con 64bit.................
o forse ci saranno + versioni.. gia' si sa(crede di sapere?) di 
una versione per DDRII che qui non sono supportate.
(stando a quanto riportato ovvio)
ciao r.d.


Ehm.. P4 ne ha (praticamente) 8K...
mi sono stupito per il passo indietro rispetto ad Athlon.. ma,come 
ho gia risposto , si puo' pensare a dei motivi per cio'.. per esempio 
un miglioramento delle latenze della L2. 
ciao r.d.

 gli Opt andranno MINIMO a coppie... e quindi con 16GB max..(34 bit
In quest'ottica, in effetti, il problema si
pone in maniera inferiore.
Due CPU, 16GB, non e` piu` poco...
bye,
-- 
  Piergiorgio Sartor

 cosi' tanta memoria indirizzabile.
Ahemm quella non č la memoria indirizzabile, ma quella installabile. Con 4
slot e DIMM da 1 GB puoi installare al massimo 1 GB. Quando usciranno DIMM
di tagli superiori, potrai installare piů memoria.
Nota: il massimo negli Opteron (nuovi Athlon) č di 8 (4) GB PER PROCESSORE,
per cui in configurazioni a 8 processori si raggiungono i 64 GB.
Saluti.
--
//  Xelloss dal portatile || in real life: Wilmer Ricciotti  \\
|  
wirix...@libero.it
 (elimina il demone per rispondermi)  |
|    ICQ: 3233084        IRC: Xelloss@AzzurraNet, @ChatNow    |
| Hardware Information & Technology: 
http://hit.edengames.net
 |
\_______Like the Phoenix I rise from the ashes of life________/

 mi sono stupito per il passo indietro rispetto ad Athlon..
Hanno fatto la cosa giusta, il K7 aveva così tanta cache L1 perché era
pensato per lo Slot A e cache L2 esterna. Probabilmente la cache L2 sarà
anche resa inclusiva, e a questo punto potremmo sperare anche in un bus
L1-L2 più ampio (visto che il sottosistema cache è stato completamente
rivisto).


per cui in configurazioni a 8 processori si raggiungono i 64 GB.
si.. questo mi era chiaro.. in effetti dato che gli opt vanno a coppie 
il minimo max (hehe) e' 16GB.
ehm.. cmq c'e' una cosa che non mi torna .. e' indicato x entrambi
lo stesso package.. 940 pin. (anche da Vr-zone, non e' uno sbaglio
di Hwupgrade)
Aspettiamo altre notizie va.. :D
ciao r.d.

 rivisto).
Mmmm è una mezza ammissione che l'architettura cache Intel
è la migliore :-)))))   (L1 piccolina, L2 con latenze basse).
Ciao.
Alberto.

 Due CPU, 16GB, non e` piu` poco...
Vi fate problemi che non esistono, ovvero loro sfruttano
l'indirizzamento che pensano sarà utile a breve/medio
periodo. Fra due anni si cambia...............
Ciao.
Alberto

 č la migliore :-)))))   (L1 piccolina, L2 con latenze basse).
Io la interpreto cosě: il K7 fu progettato quando le grosse cache L2 on die
non erano proponibili, e rilasciato con un certo ritardo. Per limitare
l'impatto della lentezza della L2, hanno cercato di fare una L1 il piů
grande possibile per limitare i cache miss.
Il P68 invece č stato anticipato (per contrastare il K7). Il progetto si
basava su L1 a bassa latenza, ma a 0.18u bassa latenza significa
"quantitativo limitatissimo". In questo modo la bassa hit time non compensa
a sufficienza la miss penalty...
E' difficile dire quale sia la strada migliore, perň l'approccio "alla
Intel" sembra piů adatto ai nuovi processi produttivi. Ovviamente nel
compromesso dimensioni/latenza il punto di ottimo varia da architettura ad
architettura, quindi non c'č da meravigliarsi che Hammer abbia soltanto
dimezzato la cache L1, quando poteva dividerla per quattro.
Il prossimo passo č introdurre la cache L3 anche nei processori desktop.


 si.. questo mi era chiaro..
Allora č chiaro anche il resto, visto che anche la RAM remota deve essere
indirizzata :-).
Chiaramente non posso escludere che, visto che le DIMM da 2 GB non sono
ancora in commercio, il memory controller possa rivelarsi "non compatibile",
ma questo vale per qualsiasi chipset.


 periodo. Fra due anni si cambia...............
Anche questo e` vero...
bye,
-- 
piergiorgio

 Saluti.
Con il K6-3 ha funzionato sul piano delle prestazioni, ma si sono incontrati
notevoli problemi... probabilmente a causa della troppo vecchia architettura
socket 7.
Comunque con un Prescott da 1 Mb di cache L2, non penso che si sentirà la
mancanza della L3... soprattutto con i bus di sistema odierni e le
velocissime memorie ram.
CIAO NTT81

 velocissime memorie ram.
Nei prossimi tempi 256kb di cache saranno relativamente poco costosi sul
piano della latenza, e si potrà pensare di avere 32kb di L1, 256kb di L2 e,
probabilmente, 2 MB di L3. Con più livelli di cache la curva dei tempi di
accesso ai dati (diciamo l'output di linpack) viene approssimata all'ottimo.




Ma vedi allora che parli sempre per niente e che fai solo tifoseria,
apri il tuo p4 e guarda quanti k di L1 ha, ti stupirai di vederne solo
8, un bel po' meno rispetto ai 64 di hammer.


Dipende con che latenza l'hanno realizzata e con che associatività.
Allora come dovremmo definire i 12k di microps decoded di L1 del P4?
Ciao Mariop

 Saluti.
CIAO NTT81

 con 3 livelli di cache... forse in un futuro molto lontano...
Non con l'architettura AMD Hammer, sia chiaro. 64kb di L1 sono sicuramente
ottimizzati per latenze più basse che nei K7, ma non sono fatti per latenze
basse in assoluto (non prima che si arrivi a... 0,0045u? in pratica uscirà
prima il K9). A 0,065u, invece, i tre livelli di cache potrebbero essere
proponibili per i successori del Pentium 4.


cosi' tanta memoria indirizzabile.
la l1 e' stranamente piccola, non mi pare fosse in programma qualcosa
del genere.
quanto alla ram non e' questione di quanta ne sia indirizzabile
(64bit...) ma di quanta sia fisicamente gestibile.
le mb per claw che hanno presentato fino ad ora hanno due simm ddr,
gli opteron hanno un bus memoria per quattro moduli ciascuno.
al momento il taglio massimo e' di 2gb a modulo quindi si ha 4gb per i
claw e 8 per ogni opteron sulla scheda madre...
.
--
    (iao!!oai)                                    (ICQ: 10860566)
    //.aurizio
[WARNING!: togliete _nessuno_ per rispondere]
    Il segreto per essere considerato un creativo sta nel non fare
    mai riconoscere le proprie fonti [A. Einstein]

 wrote:

rispetto agli 8+8 di un p4 dici?
cos'e', il festival delle martellate sui testicoli?


 claw e 8 per ogni opteron sulla scheda madre...
Davvero ci sono già in giro DIMM da 2 GB?


 ha scritto nel messaggio
news:jRd%8.125231$vm5.4...@news2.tin.it...

Sai che il p4 ha solo 8k?

 wrote:

Ti ricordo che il P4 ha una L1 di 8KB + 20000 microop... quindi si e
no 16KB in tutto.
Come la mettiamo? Che non rispondi?
Saluti,
Mav
-- 
<==--------------=[::. Mav .::]=---------------==>
 
www9.brinkster.com/mav3rik
 | 
mav...@yahoo.com
  Mav @ 
irc.azzurra.org
      |     ICQ# 22579106
<==--------------------------------------------==>

> Davvero ci sono già in giro DIMM da 2 GB?
http://news.hwupgrade.it/6779.html

rivisto).
Fosse vero, 256bit e latenze all'altezza del P4... metterebbe
veramente le ali.
Visto che le alU le ha già... ok, ok, la smetto subito ;))
-- 
ZHELGADIS THE LIGHTBRINGER (ICQ 33134824)
Tessera #008 BAG, #000 DPPSJ, #013 BAT, #012 TFC
"Il Grande Fratello? Non lo farei mai vedere ai miei figli."
(Giovanni Modina, direttore di Canale 5)

soli 64KB č una pessima cosa... per non offendere nessuno.
Ma il tuo nick allora cosa č? :D


velocissime memorie ram.
Che non sono mai abb. veloci, soprattutto con un bestio come il P4.
Chissà, forse inizieranno davvero a usare una cache L3 su DRAM...


rivisto).
E' l'improvment + grosso (la latenza) che ci si puo' aspettare nella 
cache suppongo.. io spero sempre di vederla anche nei Barton.. (visti 
i nuovi MN).
Hai info che sia veramente inclusiva?? 
ciao r.d.

 Hai info che sia veramente inclusiva??
No, ma per una cache inclusiva la regola generale č che il livello
sottostante sia grande almeno il quadruplo di quello soprastante. E siccome
256=4*64 e 512=8*64, non mi sembra il caso di portarsi dietro tutta la lenta
logica della cache esclusiva.


logica della cache esclusiva.
Ok.. purtroppo (no.. per fortuna :D) le nuove notizie hanno
riportato la cache alle sue dimensioni reali.. (il test dei K7 a 
128KB era riuscito TROPPO bene!!) e mi sa che allora restera'
esclusiva.. spero pero' che sia esatta la tua previsione del path
allargato tra L1 ed L2.. 
ciao r.d.

 allargato tra L1 ed L2..
La mia previsione era basata sull'ipotesi di un bel ridisegno del
sottosistema cache. Ora che sembra che quel ridisegno NON ci sia stato,
rimane semplicemente una possibilità tra le tante.


del genere.
ok, allarme rientrato - sono 64d+64i come da previsione.
chi ha scritto l'articolo originale deve passare dall'oculista, i
diagrammi sono ben chiari.


velocissime memorie ram.
bisogna vedere in che ambito stiamo parlando, essendo i p4 poco
efficienti in multiprocessing devono sopperire alle latenze di accesso
alla ram con cache enormi in sistemi 2 o peggio 4way.
in single non ci sono grossi problemi.


di Hwupgrade)
insomma, vr-zone pur di scrivere la primizia non ne ha azzeccata
una...
