Newsgroup: it.comp.hardware.cpu
Titolo: AMD annuncia la famiglia di chipset AMD-8000

http://www.amd.com/us-en/Corporate/VirtualPressRoom/0,,51_104_543~14848,00.h
tml
Il primo chipset per gli Hammer (presumibilmente denominato AMD-8100)
includerà l'I/O hub (southbridge) 8111, e i tunnel HT-to-PCI-X (8131) e
HT-to-AGP-3.0 (8151). Ecco dunque la prevedibile struttura di un sistema
Clawhammer biprocessore:
DDR333 128bit
   ||
+------+    +------+    +------+    +------+
| Claw |=HT=| 8151 |=HT=| 8131 |=HT=| 8111 |
+------+    +------+    +------+    +------+
   ||          ||          ||          ||
  c-HT       AGP 8x      PCI-X         PCI
   ||
+------+
| Claw |
+------+
   ||
DDR333 128bit
Saluti.
--
 +------> Xe||oss <-------+       in real life: Wilmer Ricciotti
 | 
wirix...@libero.it
  |    * elimina il DEMONE per rispondermi *
 |     ICQ: 3233084       |  -----------------------------------------
 |IRC: Xe||oss@AzzurraNet |   No one was born to be servant or slave
 +------------------------+   Can you tell me the color of the rain?

HT-to-AGP-3.0 (8151).
Beh.. si diceva da tempo che HT avrebbe cambiato il "modo" di fare
un PC...  questo e' solo un primo esempio e gia' la dice lunga..
Aspettiamoci altri "devices" HT ..
Interessante la DDR 333 ( a parte i 128 bit di bus ), sembra proprio che,
nella testa di AMD , sia "riservata" agli Hammer..
Peccato.
ciao r.d.

 Peccato.
Considerato che la DDR 333 stabile è attesa per fine anno e che hammer è
atteso per fine anno non ci trovo nulla di strano...
Hai notato che i845E non supporterà le DDR333?


Hai notato che i845E non supporterà le DDR333?
hehe.. il fatto e' che io ho una "linea evolutiva" x le mie macchine
nella capa... e il bus a 333 con DDR333 ci stava preciso preciso. :D:D 
In effetti non cambio (quasi) mai la macchina, ma la aggiorno via via..
con il socketA la cosa sta(va?) andando liscia.. 
ciao r.d.

Ulteriori (accurate!) informazioni all'indirizzo
http://www.amd.com/us-en/Processors/ProductInformation/0,,30_118_4699_4741,0
0.html
Sulla loro base, direi di rivedere lo schema che ho postato prima:
DDR333 128bit
   ||
+------+    +------+    +------+
| Claw |=HT=| 8151 |=HT=| 8111 |
+------+    +------+    +------+
   ||          ||          ||
  c-HT       AGP 8x        PCI
   ||
+------+    +------+
| Claw |=HT=| 8131 |=PCI-X
+------+    +------+
   ||
DDR333 128bit
E in caso di configurazioni uniprocessore:
DDR333 128bit
   ||
+------+    +------+    +------+    +------+
| Claw |=HT=| 8131 |=HT=| 8151 |=HT=| 8111 |
+------+    +------+    +------+    +------+
               ||          ||          ||
             PCI-X       AGP 8x        PCI
(dove il tunnel PCI-X può anche non esserci, anche considerato il pin-count
decisamente costoso...)
Da notare anche che la parola "tunnel" indica un componente avente due
connessioni HT, che lascia passare dati attraverso di sé (come in un tunnel)
quando non lo riguardano, risultando completamente trasparente:
            +------------+
HT     ===> |  "tunnel"  | ===> HT
Link A <=== | +--------+ | <=== Link B
            | |(bridge)| |
            +-+--------+-+
                  ||
         (bus esterno, es. AGP)
Per hub invece si intende semplicemente un bridge a cui si possono
connettere più periferiche (come nel caso dell'hub per PCI, USB, EIDE ecc.).
