Newsgroup: it.comp.hardware.cpu
Titolo: Amd futuro

Vorrei sapere se le cpu Amd sono arrivate al capolinea con 3200xp ;o forse
ce ne saranno delle altre 3400 ecc.????
Io spero di si perchč ho letto che i nuovi Prescott avranno il supporto a
Palladium.
Qualcuno ne sa qualcosa??
Grazie


L'ultimo Athlon con questo socket è il 3200+.
A Settembre (se non viene rinviato ancora) uscirà l'Athlon 64, che avrà
comunque prestazioni superiori, quindi ci saranno i 3400+ ecc...

Palladium.
Si ma ormai molti processori avranno il supporto a "Palladium"
-- 
Lawrence "Rhymes" Oluyede
http://loluyede.blogspot.com
rhy...@NOSPAMmyself.com

Si l'ho sentito e anche nei listini di essedi con una frequenza di 1400 ; e
che non mi pare un granchč
se Amd vuole restare competitiva (visto il prezzo del proc)

se Amd vuole restare competitiva (visto il prezzo del proc)
E il fatto che siano a 64bit...nemmeno questo ti dice nulla ?


 
I mhz nn sono l'unita' di misura della potenza di calcolo di un sistema.
-- 
To start press any key... Where's the any key?

 ha scritto nel messaggio
news:ZwBVa.44184$Za4.1...@news2.tin.it...

Immagina un braccio che deve muovere delle palline da un punto A ad un punto
B
Il braccio si muove ad una velocitą di 1000 al secondo
ogni movimento prende 32 palline da A e le mette in B
Ora facciamo finta che lo stesso braccio vada ad una velocitą di 700 ma che
ne prende 64 palline alla volta.
Fai 2 moltiplicazioni e poi ne parliamo
susy

 Fai 2 moltiplicazioni e poi ne parliamo
e se a me serve una sola pallina? Il braccio si muove lentamente e quindi
perdo tempo.
Il raddoppio del bus interno alla CPU non e' indice del raddoppio delle
prestazioni. Solo determinate funzioni "multiword" ne traggono beneficio.
Quindi complessivamente l'incremento non e' doppio ma molto meno.
Aggiungiamo una pipe piu' lunga, migliori predizioni di salto, maggiore
quantità di cache con latenze inferiori (la normale evoluzione della CPU) e
allora si che le prestazioni raddoppiano.

 allora si che le prestazioni raddoppiano.
A dire la verita` il passaggio a 64bit porta a un decremento delle
prestazioni ma ci sono vari fattori per cui questo in Opteron non avviene
(uno di questi e` la presenza del controller su processore).
Poi bisogna aggiungere le cose che hai detto tu nelle ultime righe :).
-- 
try: troll.uses(Brain)
except TypeError, data: 
   troll.plonk()
Linux User #310274, Debian Sid Proud User

 I mhz nn sono l'unita' di misura della potenza di calcolo di un sistema.
Valerio HT:
Infatti; ma tuttora la maggior parte degli utenti di computers
non ha quasi alcuna conoscenza di architettura e funzionalità
di processori e sistemi informatici, e l'unico riferimento che
ha e' il numero di megahertz della CPU. Sarebbe assai meglio
se invece di denominare le CPU per MHz o Ghz s'incominciasse
a farlo per MIPS ed MFLOPS...  ;-)
Rimane il fatto che chi per ora voglia utilizzare un computer
con sistema operativo a 32 bit e software a 32 bit,
effettivamente un Opteron 1400 Mhz non e' consigliabile;
oltrettutto la sua grande cache non da' quasi alcun vantaggio
sui calcoli in virgola mobile, come e' noto...
Saluti

 sui calcoli in virgola mobile, come e' noto...
Si ma sai su un bel linux a 64 bit come spinge l'Opteron, magari in
coppia... che ti compili tutto col gcc ottimizzato???

"pimpa" <xxx@xx.x> ha scritto nel messaggio
news:OLJVa.213278$Ny5.6...@twister2.libero.it...

NON PUO' servirti una sola pallina. il minimo è 8 palline e per i software
ottimizzati 64

 comunque prestazioni superiori, quindi ci saranno i 3400+ ecc...
Io credo che dipenderà dal mercato.
Se l' Athlon 64 tarderà ad affermarsi, sicuramente vedremo altre versioni su
socket 7.
Penso proprio che, a prescindere, vedremo qualche versione potenziata con
FSB 400 Mhz., tipo un 3400+.

> ottimizzati 64
ehehehehehe , buona questa  :)
pimpa ,fai concorrenza a Max Art nel tenore dei reply :)
                                   ciao
p.s. saluti a tutti dell'ng ,ci si legge a settembre , vado a mettere le
palline di cui parla pimpa  a mollo nel mare di Capo d'Orlando :)
 
-- 
Mo3bius - xon...@NOSPAMlibero.it
Powered by Amd Xp "Barton" 2500+@2564 mhz
And Abit NF7-S 2.0  -  FSB 223  X 11,5 - Syncro
http://forum.hwupgrade.it/viewtopic.php?t=471723
irc.azzurra.org
 - #hardware - #icho

ottimizzati 64
Quindi se io voglio scorrere una stringa in cui i caratteri sono dei
byte, 64 e' meglio di 8?
Questa del software ottimizzato che va meglio a 64 che 32 mi sembra
una fesseria. "Alcuni" software possono ottenere dei benefici. Forse
nemmeno uno di questi software gira sul desktop dell' utente casalingo
medio.
L'utente casalingo medio con PC dubito che puo' avere dei benefici da
una architettura a 64 bit.
Se poi con ottimizzazione a 64 bit si intende che il "packing" delle
strutture dati debba passare addirittura a 8 byte, per me, siamo in
presenza di un' altra fesseria. Se, per motivi miei, incapsulo un byte
in una classe C++, allora una stringa mi deve esplodere in memoria
aumentando per 8 la sua dimensione?
Se non conosci di programmazione, non insegnare ad un programmatore ad
"ottimizzare" il software in un mondo con CPU 64 bit.
Le palline le voglio decidere IO.
++++
P.S. 
Molti protocolli sono in definitiva assimilabili ad un passaggio di
"stringhe", anche se non necessariamente con caratteri a 1 byte. Vedi
(in ordine di astrazione) POP, IMAP, HTTP, SOAP, HTML, XML.
-- 
sito  papero -> 
http://utenti.tripod.it/papero

 aumentando per 8 la sua dimensione?
attento programmatore, non confondere l'allineamento in memoria con il
registro della CPU.
In memoria di parla ancora di byte.

 una architettura a 64 bit.
Dai 64 bit no, ma nelle applicazioni che verranno portate noterai comunque
un "inspiegabile" aumento di prestazioni e solo molto più raramente un lieve
decremento. Mi ci gioco un caffè (naturalmente aspettiamo un anno e
compilatori almeno decenti).
Saluti.
-- 
\/   | |         Wilmer Ricciotti - ICQ UIN: 3233084
/\ e | | o s s   
wi...@libero.it
HiT - EdenGames: 
http://hit.edengames.net
sito  personale: 
http://www.cs.unibo.it/~ricciott/
 (non attivo)

 addirittura PIU' LENTA di quella a 32 bit (anche se la progressione è
Perche`?
bye,
-- 
piergiorgio

 Perche`?
Per la propagazione dei riporti no?


 Per la propagazione dei riporti no?
Se usi un adder ripple-carry...
Ma se usi un adder fast-carry...
bye,
-- 
piergiorgio

 Ma se usi un adder fast-carry...
A me risultava che il tempo di esecuzione della somma a n bit fosse Th(n)
con sommatori a riporto sequenziale e Th(n) con sommatori a riporto veloce.
Ovviamente sappiamo che qualunque espressione booleana può essere
rappresentata tramite due livelli di logica, e quindi eseguita in tempo
costante, e ciò vale anche per la somma a n bit: però la logica necessaria
cresce esponenzialmente quindi la soluzione non è praticabile.
Se non ricordo male la latenza di un'operazione intera (non ricordo se add o
mul) in AMD64 era 3 cicli a 32 bit e 4 a 64 bit, presumo che il motivo sia
questo...


 con sommatori a riporto sequenziale e Th(n) con sommatori a riporto
veloce.
Rispettivamente Th(n) e Th(lg n).


 questo...
Puo` essere che abbiano due adder a 32 bit in
parallelo, in modo da poter gestire entrambi i
casi (32 e 64), con un ciclo di svantaggio per
il secondo caso.
In particolare potrebbero avere 8 adder ad 8 bit,
in modo da poter fare somme a 8, 16, 32 e 64, il
che spiegherebbe esattamente i 4 cicli...
bye,
-- 
piergiorgio

 che spiegherebbe esattamente i 4 cicli...
Non è comunque conveniente. Ogni sommatore a 8 bit richiederebbe di
attraversare 2 livelli di logica: nel caso dei 32 bit il ritardo sarebbe 2 *
4 = 8 (considerando come unità di misura la latenza di una porta logica).
Secondo Hennessy e Patterson, col carry look-ahead si può costruire un
sommatore di latenza 5.
Il problema della tua soluzione è che la latenza cresce comunque linearmente
con le dimensioni della parola, anche se la costante associata è molto
migliore che nel caso di n sommatori a 1 bit in sequenza. Col carry
look-ahead la crescita è logaritmica.
Forse c'è una soluzione ancora migliore (o forse no, e comunque a quest'ora
non ho voglia di indagare :-)), ma comunque non va oltre la progressione
logaritmica.


 logaritmica.
Veramente, come tu stesso hai scritto, puoi
fare un sommatore ad n bit con due livelli di
logica, quindi e` sempre O(1).
Per un sommatore, non sono cosi` tante porte,
specie se confrontato con un sommatore FP.
bye,
-- 
   Piergiorgio Sartor

 specie se confrontato con un sommatore FP.
No? Fai un po' 2^64...


 No? Fai un po' 2^64...
Ma non e` questa la formula corretta, chi
ti dice che non sia 1.00001 ^ 64?
E poi io questa progressione esponenziale non
c'e` la vedo, a me pare lineare...
Comunque, certamente, alla fine si cerca il
miglior compromesso tra prestazioni, silicio e
dimensione della parola.
Il che include anche cercare di capire che SW
girera` su quel processore.
bye,
-- 
   Piergiorgio Sartor

 c'e` la vedo, a me pare lineare...
Queste cose ovviamente le dico dopo aver consultato il Patterson, che parla
esplicitamente di progressione "esponenziale" e mostra che il carryout su 2
bit richiede 8 porte, mentre quello su un bit solo ne richiede 4. Basta
risolvere il sistema:
 kx^1 = 4
 kx^2 = 8
per ottenere x=2 e k=2...


 per ottenere x=2 e k=2...
Eh?
Dunque, 2+2 = 2*2 = 2^2, non mi pare che da solo
due porte si possa ricavare una legge esponenziale.
Guardando il data sheet (con relativo schema logico)
del 74LS83 (4-bit binary full adder with fast carry),
la legge "sembra" essere lineare. Pero` 4 bit, secondo
me, non sono ancora sufficienti per stabilirlo.
Considerando che ho trovato un design di un fast adder
a 32 bit, non credo si usino 2^32 porte logiche...
Ad occhio mi pare eccessivo.
Anche perche` non si potrebbero fare moltiplicatori
interi od FP a 32 bit, in 1~3 cicli, sarebbe impossibile.
bye,
-- 
   Piergiorgio Sartor

 interi od FP a 32 bit, in 1~3 cicli, sarebbe impossibile.
Non lo so, non me ne intendo cosě a fondo :-).


 te, io vedo 4 livelli di porte...
Saranno anche 10 livelli, non importa, perche`
bisogna vedere come li implementi. Quello che
conta e` che sono _costanti_, per 1, 2, 3 o 4
bit ci mette sempre lo stesso tempo.
Il bit E1 si ottiene passando da 3 porte, i bit
E2, E2 ed E4 passando da 4 porte, quindi il bit
E4 (per esempio) e` pronto insieme al bit E2 ed
E3, un poco dopo E1. Dallo schema, perche` poi
quelle porte sono realizzate in maniera molto
piu` sintetica.
Riguardo al numero delle porte, se noti quelle
che "contano" (cioe` che crescono) sono quelle
del livello 2 (dall'ingresso) e cosi` ad occhio
mi pare salgano in maniera lineare, specie se
escludi il carry in ingresso (che non serve nel
nostro caso).
Se guardi attentamente, quello che aumenta, e che
forse fornisce la legge esponenziale, e` il numero
di ingressi in alcune delle porte logiche.
Credo che se si considerassero solo porte a due
ingressi, vi sarebbe legge esponenziale.
D'altro canto una AND a 4 ingressi si realizza
in maniera piu` semplice di 3 AND a 2 ingressi...
bye,
-- 
   Piergiorgio Sartor

decremento. 
Ma questo perche' i processori saranno "migliori" o solo perche' i 64
bit danno un vantaggio competitivo? Io sto parlando dell' utente
casalingo medio. Parlo di me quando sono a casa mia.
Probabilemente per lungo tempo sara' (per i miei problemi) meglio un
biprocessore con CPU a 32 bit, che un unico processore a 64 bit.
Ovviamente a parita' di prezzo.
Per fare un paragone assurdo. Un cellulare non funzionerebbe "meglio"
se avesse al suo interno un processore a 64 bit? Dipende cosa ci fai.
Per assurdo un cluster di 486, che funzionano in modo silenzioso senza
ventole, sarebbe cosi' "peggio"? Certo, se penso allo spazio occupato,
e al fatto che i 486 non credo siano adatti al multiprocessing, mi
viene da dire che sarebbe "peggio".
Nella mia ignoranza sono molto piu' affascinato dal bus introdotto
dalla AMD che non dalle sue CPU a 64 bit.
Credo che l' AS400 abbia una CPU a 128 bit. Credo. Forse. Non sono
sicuro. Non credo pero' che il fatturato di quei processori sia
comparabile a quello degli x86, e non credo che questo sia un caso.


 dalla AMD che non dalle sue CPU a 64 bit.
Infatti, i 64 bit dati sono proprio l'ultima cosa
che conta, esistono pochi casi in cui risultano
utili e questi non sono certo per l'utenza media.
Gia` l'estensione della parte indirizzi a piu` di
32 bit potrebbe avere qualche vantaggio, ma non
credo in maniera sensibile, anche se vedo qualche
possibilita`...
Quello che veramente e` innovativo e` la facilita`
di avere due o piu` processori assieme.
Questo e` il vero vantaggio che si potra` sentire
anche a livello casalingo (sto pensando al caso
multimediale e videoludico).
bye,
-- 
   Piergiorgio Sartor

 dalla AMD che non dalle sue CPU a 64 bit.
Questa è la mia posizione da quando è stata rivelata l'architettura dei K8.


 ingressi, vi sarebbe legge esponenziale.
Se la metti su questo piano, allora non è vero che qualunque espressione
booleana può essere costruita con al massimo due livelli di porte logiche,
il che porterebbe a dire che il mio testo di riferimento (che non è che sia
proprio sconosciuto) contiene contraddizioni.


 possibile anche lasciando l'ISA a 32 bit: ma tanto valeva portarla a 64 bit.
Avere indirizzamento esteso a piu` di 32 bit e` l'unica
speranza che hanno per attaccare il mercato server.
Per il resto mi sembra che siamo tutti d'accordo che il
principale vantaggio sia l'architettura in generale, piu`
che gli eventuali 64 bit in particolare.
bye,
-- 
   Piergiorgio Sartor

 proprio sconosciuto) contiene contraddizioni.
Qua dipende da come conti.
I due (o tre) livelli (dipende da come conti le NOT) sono
sempre veri, il problema e`: come consideri, per esempio,
una OR ad 8 ingressi? E` un livello solo?
Dal punto di vista logico lo e`, ma quando la costruisci
come viene fatta? Se usi 74LS32 devi mettercene parecchi
in cascata, se vai direttamente a livello di transistor,
allora forse e` un solo livello, ma con piu` elementi...
bye,
-- 
   Piergiorgio Sartor

Questa è la mia posizione da quando è stata rivelata l'architettura dei K8.
Io sono rimasto molto affascinato dalle spiegazioni di Sartor sul loro
bus. Non credo che in Intel siano dei cioccapiatti, e non credo
resterenno con le mani in mano. Pero', come un puzzone qualsiasi, mi
sembra che l'architettura AMD abbia grandi potenzialita' di
scalabilita' e prestazioni.


di avere due o piu` processori assieme.
Quello per me e' una gran cosa.
Se la promessa sara' mantenuta, vorra' dire che e' possibile avere
grandi prestazioni "computazionali" a basso prezzo.
Magari riusciranno a fare delle previsioni del tempo come si deve :-)


 la logica, ma non la profondita` della stessa.
Ok, hai ragione. Comunque la progressione non è lineare ma quadratica: conta
gli and (quelli della seconda fila dall'alto) per ogni bit: 1 per S_1, 2 per
S_2, 3 per S_3 e 4 per S_4... la serie vale (n*(n+1))/2.
Non rimane che intendere che la complessità è esponenziale sul numero di
linee entranti nelle porte logiche? Mah...


 aumentando per 8 la sua dimensione?
Non e' necessario, ci sono metodologie e convenzioni gia applicate
alle cpu a 32bit che possono essere estese ai 64bit
(allineamento in base al tipo di dato elementare, ecc. ecc.)
inoltre in ogni caso con gli x86-64 e' possibile l'accesso a dati
non allineati.
L. Micheletto

 linee entranti nelle porte logiche? Mah...
Puo` essere che intenda che la complessita` delle
porte cresce esponenzialmente, cosa possibile.
bye,
-- 
piergiorgio

 Cosa sbaglio?
Devi sommare: per ottenere un sommatore a 4 bit devi mettere insieme gli and
del primo bit (1) + gli and del secondo (2), + quelli del terzo (3) + quelli
del quarto (4): 1+2+3+4=10.


 del quarto (4): 1+2+3+4=10.
OK, vuoi dire considerando l'ampiezza della porta AND,
cioe` il fatto che la prima AND di E4 ha 4 ingressi.
bye,
-- 
piergiorgio

 una architettura a 64 bit.
[CUT]
... mi ricorda molto quando dal 8086 siamo passati al 286...