Newsgroup: it.comp.hardware.cpu
Titolo: Quanti MIPS per il piu' veloce ?

Ciao a tutti,
grosso modo quanti mips elabora il processore attualmente
piu' veloce ?
(500 e' verosimile ?)
TIA

,

Considerando il fatto che ormai i microprocessori eseguono
piu' di un'operazione per ciclo di clock, direi che dovremmo
aver superato abbondantemente i 1000 Mips.

 aver superato abbondantemente i 1000 Mips.
grazie per avermi risposto.
sono diversi anni che non mi interesso piu' di uP, mi sembrava
che la valutazione di 1 ciclo di ck per istruzione comprendesse
gia' la parallelizzazione delle stesse (mi pareva di aver capito
che le istruzioni venissero eseguite in piu' cicli macchina che
diventavano mediamente 1 considerando il pipelining)
ho capito male ?
(i manuali del pentium riportano proprio 1 ciclo come tempo
di esecuzione ?)

 (500 e' verosimile ?)
Direi che come misura di prestazioni e` diventata obsoleta :-)
Infatti una CPU puo` eseguire 10 MIPS, ma se ogni istruzione
effettua una serie di operazioni complesse la velocita`
effettiva e` superiore (e viceversa).
Comunque per quel che ne so:
TMS320C6202 250MHz, 8 istruzioni per ciclo (best case), 2000 MIPS
TM1100      133MHz, 5 istruzioni per ciclo (best case),  666 MIPS
Considera che la prima CPU e` solo integer ed esegue "semplici"
operazioni: somma, shift, moltiplicazione, data move.
La seconda e` in grado di manipolare gruppi di 4 byte in un solo
ciclo (quindi 666 * 4 = 2666 Mbyte/sec di dati processati) e
fare cose un po' complesse tipo la media byte a byte di due
gruppi di 4 byte. 
Per le CPU "standard", l'Alpha dovrebbe essere al top, credo
con 800 MHz di clock e 1 o 2 istruzioni per ciclo, non sono
sicuro, pero`.
bye,
--
  Piergiorgio Sartor
  Sony International (Europe) GmbH
  European R&D Stuttgart
  Advanced TV Group              Tel.: 
++49-(0)711-5858-525
  Stuttgart Technology Center    FAX: 
++49-(0)711-5858-199
  Stuttgarter Strasse 106        e-mail: 
sar...@sony.de
  D-70736 Fellbach, Germany

 TMS320C6202 250MHz, 8 istruzioni per ciclo (best case), 2000 MIPS
Leggo ora che hanno annunciato la versione a 300MHz, cioe`
2400 MIPS, 0.18u (non e` chiaro perche` parlano di 0.15u L-effective).


 sicuro, pero`.
ho fatto male a non spiegare il perche' della mia domanda:
vorrei sapere di quale ordine di grandezza e' aumentata
la velocita' di elaborazione rispetto al 8086 (il primo micro
del pc ibm) mantenendosi pero' sempre nell'ambito dei pc
ibm, in altre parole quante volte sono piu' veloci i PIII 600 Mhz
(o il nuovo athlon AMD) rispetto all'8086.
Personalmente penso che 8086 a 4.77 Mhz eseguisse circa
800 mila istruzioni al secondo (senza contare le interruzioni
video), ti pare corretto ?
Ciao  ;-)

 video), ti pare corretto ?
Dunque, se dovessi valutare l'aumento delle prestazioni
in funzione del SW che si usa, direi che non e` cambiato
nulla :-)
Cioe` se prendi un 286 e lo accendi parte in 15 sec., se
prendi un P-II 500 e lo accendi... Parte in 2 minuti... :-)
OK scherzi a parte, io all'epoca (8086) usavo il 68000,
questo, a 8 MHz, ha un massimo teorico di 1 MIPS, diciamo
se eseguo NOP, altrimenti le prestazioni crollano.
Il Pentium dovrebbe essere in grado di eseguire una
istruzione ogni due cicli, questo e` pero` "una massimo
teorico mediamente vero" (?), infatti dipende dalle
varie unita` che lavorano in parallelo, dalla cache,
pipeline, etc., ma 1 istruzione ogni 2 cicli e` una buona stima.
Quindi a 500 MHz direi 250 MIPS sono plausibili, ma anche
di piu` probabilmente, avendo un codice scritto ad arte.


 di piu` probabilmente, avendo un codice scritto ad arte.
ok, quindi possiamo dire che adesso il micro del pc e' circa
250-300 volte piu' veloce del primo (a spanne).
grazie per l'informazione
;-)

 teorico mediamente vero" (?), infatti dipende dalle
Non mi sembra molto credibile visto che l'ARM2 a 8 Mhz faceva
circa una media di circa 6 Mips (1987). Mi vorresti dire che
un PII dei giorni nostri, dopo tutta quella evoluzione
architetturale, non riesce a fare meglio.

 sicuro, pero`.
Mi risulta che anche i Pentium riescano ad eseguire varie
istruzioni per ciclo.

 In article <37BAB6E7...@sony.de.remove.this>,


 architetturale, non riesce a fare meglio.
L'ARM č a struttura RISC mentre PII non lo č.

 segna 894 MIPS e 437 MFLOPS
Plausibilmente quindi per un PIII600 dovremmo superare abbondantemente i 1500. 
 

 L'ARM č a struttura RISC mentre PII non lo č.
Che siano nati da filosofie diverse non ci piove. Volevo comunque solo
far notare che non era possibile che un PII/III mantenesse l'efficienza
di un 486.

 Plausibilmente quindi per un PIII600 dovremmo superare abbondantemente i
1500.
ok, allora considerando il k7 adesso le cpu per pc corrono 1600-1800 volte
rispetto
all'8086 originale.
grazie a tutti per l'interessamento.  ;-)