Newsgroup: it.comp.hardware.cpu
Titolo: MB Athlon dual processor!

Si sa niente riguardo a queste MB? Escono, non escono? Grazie.

Si sa niente riguardo a queste MB? Escono, non escono? Grazie.
E' questione di mesi: il chipset che supportera il multiprocessing si
chiama AMD 760MP
E forse anche il nuovo chipset Ali (solo che nn si capisce se avra o no)
-- 
Sidewinder  
---------------------------------------------------------------------
Lord, what fools these mortals be!
		-- William Shakespeare, "A Midsummer-Night's Dream"
---------------------------------------------------------------------


Ce n'era anche un'altro, se non sbaglio, era prodotto dalla hotrail, su un
bus proprietario basato sull'EV6, so che permetteva di montare quanti
processori che vuoi con un solo nortbridge, e permetteva di attaccarci
qualsiasi interfaccia per qualsiasi bus ( AGP, PCI, USB, FireWire, PCI66,
PCI-X e altri )
Purtoppo non ne so di piu', qualcuno puo' confermare?
Ciao

 Si sa niente riguardo a queste MB? Escono, non escono? Grazie.
I chipset multiprocessore sono AMD760MP (biprocessore) e AMD770
(biprocessore con porta LDT - possibilità di connettere in serie più
northbridge per creare sistemi a 4, 6, 8 o più processori).
Forse anche il Micron Scimitar supporterà il multiprocessore. Del chipset
della Hotrail non so niente. Escludo invece che il chipset ALi sia
multiprocessore.
Saluti
--
Wilmer Ricciotti
wi...@bigfoot.com

 northbridge per creare sistemi a 4, 6, 8 o più processori).
Sai, mi è venuta in mente una cosa.
L'AGP è una porta attaccata direttamente al nortbridge, e su una mobo
normale puo' essere presente un solo slot AGP.
Ma su una mobo 770 con piu' nortbridge, potrebbero esserci anche piu' slot
AGP??
Ciao

 AGP??
In linea teorica sì, esattamente come ci potrebbero essere anche banchi di
memoria relativi a ogni diverso Northbridge (tutti disponibili per ogni
processore grazie alle elettrizzanti performance del LDT).
Saluti
--
Wilmer Ricciotti
wi...@bigfoot.com
La gente vuole il gol! La gente vuole il gol!


Se penso alle prestazioni che avrà un sistema del genere mi viene male!!!
Hai la memoria isolata per ogni proc!!! Beeeelllllooooo!!!!!!!!!

 Hai la memoria isolata per ogni proc!!! Beeeelllllooooo!!!!!!!!!
Ogni 2 processori, perché ogni northbridge è biprocessore. Cmq sì, è
impressionante :).



non direi proprio, anzi!
con questa soluzione i bus memoria possono lavorare in parallelo,
quindi avresti un bus dal ev6 verso quello memoria a 64x(numero di
northbridge)bit.
---
    (iao!!oai)                                    (ICQ: 10860566)
    //.aurizio
    I bimbi buoni vanno in paradiso.
    I bimbi cattivi vanno dove gli pare!

 northbridge)bit.
Infatti il termine "isolata" era improprio.
Impressionante lo stesso, non ti pare? :)
--
Wilmer Ricciotti
wi...@bigfoot.com

Impressionante lo stesso, non ti pare? :)
altroche!
si dovrebbe avvicinare alle prestazioni delle schede EV6
multiprocessore con bus ram a 256bit...
pero' i prezzi....


 Dove posso trovarne?
Prova sul sito della Intel: sono anni che produce merda!
Più biologiche di così! ^_^
m[a]v @ AzzurraNet || 
mav...@yahoo.com
 || ICQ UIN# 22579106
*****************************************************

 E poi bella la storia dei banchi di RAM separati! :-D
Come dice Mugelli, funzioneranno come sistemi con un bus chipset-RAM di 128
o più bit, con un throughput straordinério :-). Spettacolare!
--
Wilmer Ricciotti
wi...@bigfoot.com

PCI ma con l'onnipresente, superperformante LDT).
Beh... in effetti il mio discorso avrebbe senso se il PCI fosse ancora
sul NB...


o più bit, con un throughput straordinério :-). Spettacolare!
beh, un bel po' di latenza dovrebbe saltarci fuori quando un
processore tenta di accedere ad un banco di memoria su un altro
"spezzone" del LDT, ma le prestazioni complessive dovrebbero essere da
infarto...


 infarto...
Più che il LDT - che è *veramente* veloce - il problema diventa la latenza
di ogni Northbridge che si incontra per raggiungere il banco di RAM
richiesto. Stando alle slide di AMD il sistema con il sistema LDT le
prestazioni non dovrebbero subirne particolari conseguenze se non con più di
8 processori (più di 4 Northbridge): in quel caso, nella peggiore delle
ipotesi, per poter accedere a un banco di RAM potrebbe essere necessario
anche passare per 3 Northbridge.
Riguardando l'immagine alla pagina
http://www.amd.com/products/cpg/mpf/pres99/pres9.html
 mi rendo conto che
forse non ci sarebbero problemi particolari nemmeno fino a 5 Northbridge
(tranne le tracce del circuito stampato ovviamente - ma credo comunque che
chi si può permettere una scheda decaprocessore, si può permettere anche di
farla fare a 12 o più strati...)






Bella storia una sega!!! Se separi i banchi di 
memoria per ogni processore...o anche per ogni 2 le applicazioni che girano su 
quella macchina devono essere riscritte.....TI SEI GIOCATO LA TRASPARENZA 
dell'architettura verso le applicazioni!!!!


Bye


Fez


 



infarto...
I LOVE AMD!!! E un'azienda del genere non aveva intenzione di buttarsi
nel mercato dei chipset? O_O
Ehm... ma alla fine ci saranno abbastanza IRQ e canali DMA per tutto?
;-P


 ha scritto nel messaggio
news:000601bfe048$4b146c40$8746959f@extrema...

Scusa, ma questo chi l'ha detto? E' il Northbridge che provvede a
localizzare il banco di memoria e mi sembra logico che i Northbridge LDT
saranno adatti a compiere questo lavoro in maniera trasparente al
programmatore.
Inoltre la prossima volta posta in testo non formattato.


 nel mercato dei chipset? O_O
Be', non hanno la forza per farlo: gli toglie ingegneri e macchinari per la
produzione di CPU, molto più redditizie.
--
Wilmer Ricciotti
wi...@bigfoot.com

programmatore.
Da completo ignorante in materia, sono perfettamente d'accordo con 
te.
Inoltre, il SO già si interpone fra le applicazioni e la memoria 
fisica (pensiamo, ad esempio, a w98 ed al suo virtual memory system):
Windows 98, like Windows NT, uses a demand-paged virtual memory 
system. This system is based on a flat, linear address space, 
accessed using 32-bit addresses. [...] The Memory Pager maps virtual 
addresses from the process address space to physical pages in 
computer memory. In doing so, the Memory Pager hides the physical 
organization of memory from the process threads. This ensures that 
the thread can access the memory of its process as needed, but not 
the memory of other processes. Therefore, as shown in Figure 28.7, 
the virtual memory of a thread process is much simpler than the real 
arrangement of pages in physical memory.
Quindi, visto che le applicazioni non hanno diretto accesso alla ram, 
bensì accedono ad indirizzi virtuali, poi rimappati dall'OS, non 
comprendo come possano sussistere problemi di 'trasparenza' verso di 
le applicazioni stesse...
-- 
Bye.
       Lem
---------------- 'CLOCK is what you make of it' ----------------
Ricerca nuovi numeri primi: 
http://www.mersenne.org/freesoft.htm

farla fare a 12 o più strati...)
Azz...


produzione di CPU, molto più redditizie.
Beh... almeno cedessero il progetto a VIA... voglio vedere intel
distrutta anche su quel campo! ^_^
