Newsgroup: it.comp.hardware.cpu
Titolo: Da Athlon a TB, vale la pena?

Salve!
Vale la pena passare da Athlon slotA 550@850 (cache 1/2) ad un ThunderBird
850?
Che scheda madre dovrei metterci, tenuto conto che so che la Abit è
velocissima ma che del raid e dall'ata 100 non ne faccio niente visto che ho
tutto scsi?
Saluti

 tutto scsi?
Direi la KT7 senza raid...
Saluti
--
Wilmer Ricciotti
wi...@bigfoot.com

850?
decisamente no, soprattutto ora che si sta per avere un ricambio nelle
schede madri...
aspetta che escano le schede con DDR e calino a prezzi decenti,
passare da athlon a tbird a pari clock avrebbe incrementi di
prestazioni minimi, da athlon a tbird su ddr ne avrebbe di decisamente
accettabili.
--
    (iao!!oai)                                    (ICQ: 10860566)
    //.aurizio
    I bimbi buoni vanno in paradiso.
    I bimbi cattivi vanno dove gli pare!

 accettabili.
Insomma... forse su bus a 133 MHz, non di certo rimanendo a 100... (pare che
il KT133A con PC133 vada più forte dell'AMD-760 con PC1600...)


il KT133A con PC133 vada più forte dell'AMD-760 con PC1600...)
Salve!
Eppure il fatto (perché pare sia un un fatto) mi sembra strano.
Come le rambus hanno ormai insegnato, l'aumento della peak_bandwidth 
non è certo il fattore critico per ottenere un reale aumento delle 
prestazioni, soprattutto nelle applicazioni reali. Anche le DDR, 
seppure meno delle Rambus (ed in modo tutto diverso), soffrono del 
problema 'latenze iniziali', che sono appena ridotte dalla nuova 
tecnologia, almeno per com'è ora. Inoltre, il fatto che in modalità 
burst l'invio di un pacchetto di dati sia tanto rapido da portar via 
solo 0,5 cicli del bus, può consentire, in date situazioni, 
l'emergere di latenze che sarebbero altrimenti 'mascherate' (caso di 
pipelined page misses). Ciò potrebbe portare, teoricamente, persino 
ad una diminuzione dell'average_bandwidth rispetto alla soluzione 
SDR a pari frequenza (a seconda, naturalmente, della percentuale di 
page_hits e di page_misses_suddivise_nelle_loro_varie_tipologie).
Tutto ciò, naturalmente, confrontando SDR e DDR a ***parità*** di 
ciclo ram ('quadrifasico').
Teniamo presente, però, che con la DDR il numero delle fasi del ciclo 
ram può essere programmato: 2, 4 oppure 8 fasi (da 8 byte ciascuna), 
tutte in burst, tranne ovviamente la prima.
Portando il ciclo ram ad 8 fasi (cosa che il c/s AMD 760 dovrebbe 
essere programmato per fare), l'average_bandwidth dovrebbe salire 
troppo per non portare evidenti vantaggi, almeno con certe applicazioni.
Ciò coccia con i risultati, che paiono sconfortanti. Mi chiedo:
1) il c/s 760 porta davvero il ciclo ad 8 fasi? Ci sono problemi 
nascosti in questo passaggio?
2) se sì, è possibile che i software siano scritti in modo tale da 
rendere quasi sempre inutili i secondi 32B caricati nelle ultime 4 
fasi, vanificando così tutto l'incremento di banda?
3) alla luce di tutto ciò, c'è da aspettarsi che le DDR2, che fisseranno
di nuovo il ciclo ram a 4 fasi, ma che elimineranno la latenza sulla 
prima fase nei cicli successivi al primo, in una sequenza di hit rate 
- quindi, di fatto, in quelle situazioni elimineranno la CL, e si
continuerà in burst sino ad una page miss - portino vantaggi? Il che
accadrebbe solo se dati fossero comunque nella stessa row dei primi 32B,
mi pare.
4) non ho capito un tubo (possibilissimo, visto anche che vado di 
fretta)?
P.S. Quanto ho scritto trova riferimenti, per esempio, nell'articolo:
http://www.hardocp.com/articles/memory/ddrovr/
-- 
Bye.
       Lem
----------------- 'CLOCK is what you make of it' -----------------
Distributed computing projects: 
www.nyx.net/~kpearson/distrib.html