Newsgroup: it.comp.hardware.cpu
Titolo: Sempron

Secondo The Inquirer nell'articolo
"AMD Sempr0n socket A is coming"
i Sempron su Socket A saranno delle cpu basate su core K8.
Mi suona decisamente strana 'sta cosa.
Ritenevo piu probabile che i Sempron su Socket A
fossero dei Thorton "rimarchiati", perche mai spendere tempo
e soldi per rivitalizzare il vecchio socket ?
L. Micheletto

:

Perchè "qualcuno" ancora lo usa?
-----------------------------------------------------------
-+- Dumah, Demone dell'Agonia -+-
"Muhahahahahahahahahah... ah... aaaah... aaaaaatchoooooo... 
snif... prrrrrrt... snif snif... ehm... Muhahahahahahahah..."

 ha scritto:

Perche` cosi` liberano le linee di produzione degli Athlon.
Evidentemente gli costa meno produrre un solo core da differenziare in
postproduzione che mantenere due linee attive.
Il "vecchio socket" non e` ancora morto, per chi non ha un processore
ultra recente la possibilita` di upgrade a basso costo non e` male. Ad
esempio io ho un 1700+, morti gli XP i Sempron mi permetterebbero un
upgrade senza cambiare nulla del resto del sistema (supponendo che
veramente basti solo un aggiornamento del BIOS).
Luca
-- 
Home: 
http://kronoz.cjb.net
"New processes are created by other processes, just like new
 humans. New humans are created by other humans, of course,
 not by processes." -- Unix System Administration Handbook



Potrebbero aver messo, fra le "porte" della XBAR, anche una porta EV6. A
questo punto, il processore parla con memorie/HT o con EV6, quindi con un
solo core possono ottenere Sempron per Socket 462 e per Socket 754. Secondo
me è molto vantaggioso, e possibile.
Del resto, sembra che nel progetto originale di Hammer ci fosse già una
porta della XBAR non usata, ora destinata alle comunicazioni inter-core
nell'Opteron dual core.
-- 
ColdShine
"L'esperienza è un'insegnante severa: prima ci esamina e solo dopo ci fa
  lezione." - legge di Vernon Sanders
Athlon XP 2000+ @ Barton/1810 MHz/1,275V ||| R9500 @ 9700 378/324 MHz |||
Jetway N2PAP-Ultra ||| 512 MB PC2100 @ 181 MHz/2,7V/2,5-3-3-11
http://coldshine.altervista.org/comp/
 aggiornato (1 volta)


A quanto mi risulta tale porta non esiste però nelle cpu di classe
Hammer...
Saluti

 una porta della XBAR non usata...
Una porta della... che? o__O
MaxArt

postproduzione che mantenere due linee attive.
non vedo proprio come sia possibile, la versione per 754 ha il
controller ram integrato e bus verso l'esterno ht, la versione per
socket a ha il bus ev6 - produrre un processore capace di adattarsi ad
entrambe le soluzioni sarebbe estremamente complesso, piu' che
produrre un opteron con tutti e quattro i bus ht ed i due controller
ram...
-- 
    (iao!!oai)                                    (ICQ: 10860566)
    //.aurizio
[WARNING!: togliete _nessuno_ per rispondere]
    Il segreto per essere considerato un creativo sta nel non fare
    mai riconoscere le proprie fonti [A. Einstein]



XBAR, CrossBar, lo switch presente nei die Hammer. Il core vero e proprio è
in comunicazione con la XBAR, la quale smista i dati fra controller RAM (1 e
2) e link HT/cHT (ed eventuale 2° core, se è così che i due core cominucano
nell'Opteron dual core).


 ram...
Scusa, ma l'architettura di Hammer non dovrebbe rendere più semplice
"aggiungere" nuove interfacce? Per quanto io possa non avere idea di come
sia fatta la XBAR, mi sembra quasi scontato che, dovendo supportare un'altra
interfaccia verso il mondo (EV6), l'unico intervento da fare sia nella XBAR.
Piccolo ragionamento che ho fatto (ditemi se sta in piedi):
Dalla XBAR ci passano, in qualche modo, dati e indirizzi da/verso il core.
Dato che la XBAR fa apparire come sistema omogeneo due cose completamente
diverse come un controller RAM ed un link HT (il core riscontra solo la
differenza di latenza, non di protocollo), perché non può essere in grado di
fare lo stesso con il bus EV6?


 interfaccia verso il mondo (EV6), l'unico intervento da fare sia nella XBAR.
E' legittimo supporre che anche la XBAR utilizzi il protocollo HT. Mi pare
anche evidente che un bridge cHT-EV6 non dovrebbe essere più complesso da
implementare di un controller RAM. Io credo che si possa fare.
Resta da vedere se the Inquirer ha detto cazzate... Prima di pronunciarmi
aspetto di sapere qualcosa di più preciso :-).
Saluti.
-- 
\/               
wirix...@libero.it
          ICQ UIN: 3233084
/\ e l l o s s   (per rispondermi in privato, elimina il DEMONE)


Si ma siccome le cpu di classe Hammer non hanno funzionalità
multiprocessing, se ricordo bene AMD non ha implementato
il secondo link in queste cpu...
Saluti


sul "che si possa fare" non ho dubbi, ma ricordiamoci che stiamo
parlando di un processore di classe "duron-celeron", devo fare qualche
conto ma imho il prezzo produttivo sale e di parecchio con una
soluzione del genere... si mangiano tutto il risparmio del controller
ram e bus cht extra in meno come minimo.


 Perchè "qualcuno" ancora lo usa?
Perche se proprio vogliono prolungare la vita dei Socket A
dovrebbe bastare continuare l'accordo con UMC e passare
la produzione degli Athlon XP al processo a 90 nanometri
(minori costi di produzione e stesse prestazioni previste
  per i Sempron su Socket A).
Se sul serio usano dei core K8 "modificati ad hoc"
e' probabile che implementino l'interfacciamento con il bus EV6
tramite un bridge collegato su link HT
("rimuovendo" memory controller, gli altri due link HT
  e riducento la L2 a 256KB), e' una cosa fattibile ma
non mi sembra una cosa sensata visto che:
1) le prestazioni di un "K8 su Socket A" sarebbero
    quasi le stesse di un K7;
2) AMD non uscira' con versioni su Socket A
    con XP rating superiore a quello attuale;
3) c'e' ancora l'accordo di produzione con UMC;
4) i Geode con core K7 saranno in produzione per altri
    5 anni;
5) con i Geode hanno gia messo in atto la strategia
    "stesso nome commerciale per core & socket totalmente diversi".
E' improbabile pure che implementino "di serie" sui nuovi K8
l'interfaccia per Socket A per poi attivarla solo sui Sempron
disabilitando tutta l'altra roba non necessaria
(dovrebbero trovare posto sul chip per i pad su cui collegare
  tutti quei pin "riservati" del bus EV6 che non possono venir
  condivisi con le linee utilizzate dai link HT o del memory
  controller) con tutti i casini che avrebbero per differenti
carichi di corrente e tensioni di lavoro
e poi rimarrebbe il problema dell'accordo con UMC.
Ci sarebbe poi la possibilita di una "modifica selettiva"
del solo core dei K7 introducendo componenti gia sviluppate
sui K8, ma costerebbe parecchio in termini di tempo e costi
di sviluppo e colllaudo.
Ovviamente se hanno fatto bene i loro conti e la cosa
ha senso in termini di costo/benefici possono aver seguito
una delle alternative che ho elencato, ma in mancanza di altre
informazioni tutte e tre le alternative mi sembrano improbabili.
L. Micheletto

controller ram integrato e bus verso l'esterno ht, la versione per
Un Barton con SSE2?
Anche se non capisco perché AMD dovrebbe spendere altri soldi sul
K7...
-- 
ZHELGADIS THE LIGHTBRINGER (ICQ 33134824)
BAG#008,DPPSJ#000,BAT#013,TFC#012,GAM#026,ZZZZ#027,CID#027,PAN#015
"Aspettare non č mai stato un problema, per me.
Posso trascorrere piacevolmente ore e ore con l'aiuto di un buon caffč"

  per i Sempron su Socket A).
[CUT]
Come ha già proposto qualcun'altro l'idea di raggruppare + famiglie di
processori nella stessa catena produttiva in modo da ridurne il numero
non mi sembra malvagia.
Le cpu a 64bit costano ancora troppo, occorre qualcosa che sia alla
portata di tutte le tasche (attorno ai 100€) per altri 1-2 anni IMHO
ma occorre comunque rinfrescare l'offerta con prodotti nuovi in modo
da attirare l'acquirente. Che poi vadano = o un po' meno non è di
primaria importanza, nel settore video ci sono tanti esempi.
Ciao.


 cht extra in meno come minimo.
Lo scetticismo ci sta tutto. Credo che la cosa potrebbe essere fattibile a
90 nm: unificare le linee produttive e differenziare i processori al
momento del packaging. I costi di produzione, secondo me, non sarebbero
insostenibili. Piuttosto, si tratterebbe comunque di un investimento, e
non mi pare intelligente fare investimenti su una piattaforma a fine ciclo
di vita...
