Newsgroup: it.comp.hardware.cpu
Titolo: [Lungo] Moltiplicatore CPU

Quando comprai il mio attuale PC (Celeron 333@416, quindi 5*83) si leggeva
su riviste tecniche abbastanza credibili (tipo pc professionale) che 4 o
massimo 5 era il valore limite (ma si consigliava di prediligere
moltiplicatori + bassi) che poteva assumere il moltiplicatore della cpu
senza avere la perdita di una certa linearità dell'aumento prestazionale in
seguito all'aumento di frequenza.
Fermo restando che la situazione ottimale sarebbe quella di "non avere un
moltiplicatore" (situazione che da quando mi risulta non è più in auge dai
tempi dei 486 dx2) che cmq è irrealizzabile, secondo voi questo discorso è
ancora sostanzialmente corretto? Le architetture attuali hanno soluzioni che
riducono o eliminano il problema di un un processore che viaggia a frequenze
enormente maggiori di quelle con cui coomunica col mondo esterno? Il top ad
esempio di come non deve essere messo su un processore è il celeron 766 che
ha una frequenza di 11,5 volte quella del bus!!! E oramai anche i tualatin
vanno verso moltiplicatori pari a 10. Possibile mai che un processore riesca
ad analizzare senza rimanere spesso a grattarsi la pancia dati a 11,5 la
velocità di bus???
Un po' meglio sembranoi bus degli attuali PIV e Athlon, che sfruttano il
trasferimento del segnale su + fronti (i 100/133 MHz teorici di bus del k7
sono praticamente identici a 200/266 sfruttando il doppio fronte), ma le
alte frequenze dei processori odierni secondo me rendono il tutto inutile.
Rimaniamo ad esempio all'Athlon. Oramai anche se considerassimo il bus come
266 MHz effettivi avremo un moltiplicatore "teorico" per i processori di
gamma alta e di prossima uscita di 5-6 (già eccessivo secondo quello che si
diceva poc'anzi) che quindi oramai ha saturato anche questa tecnologia e
tenendo presente che nulla di nuovo si intravede all'orizzonte questio dati
sono destinati a peggiorare con le cpu che con con lo stesso bus vanno verso
il superamento dei 2 GHz.
A questo punto mi chiedo: ma ha senso aumentare la velocità della cpu
mantenendo così basse le velocità del bus?
Andando altre certi valori del moltiplicatore la curva di aumento delle
prestazioni all'aumentare della frequenza si discosta effettivamente tanto
dalla linearità?
Il limite di 4-5 per il moltiplicatore di cui si parlava 2-3 anni fa è
valido?
Se queste architetture sono inefficienti perché necessitano di
moltiplicatori troppo elevati perché si sono così cristallizzate?
Nico

 ha scritto nel messaggio
news:9ijnqp$fvc$3...@usenet.inwind.it...
ciao Nico, le tue argomentazioni sono eccellenti per una tesi tecnica oppure
per un mondo ideale dove il profitto
non dovesse dettare legge. Cio' che dici e' giusto e, saltando subito alla
fine, ti rispondo che "si sono cristallizzati" perche' vendono e quindi
hanno profitti senza dover spendere una lira in R&D. Questa situazione va
avanti, ormai, da troppo tempo, e, stranamente, il popolo informatico non ha
mai nulla da dire a  proposito.
Prendiamo in esame il fenomeno del "damping", tanto per fare un esempio.
Visto che hai citato il glorioso 486 DX2 presumo che tu abbia abbastanza
anni da aver seguito le vicende successive. Ti ricordi di quando
introdussero il pentium MMX ? Oppure di quando introdussero il bus AGP ?
Bene, sempre le autorevoli riviste dissero all' epoca che serviva a poco e
che bisognava ancora fare strada, non aveva senso investire in MMX oppure in
AGP oppure in ATX. Poi e' successo, inevitabilmente, che chi ha comprato un
P200MMX (una moltitudine di persone) senza bus AGP e senza case ATX (per
esempio la mitica Asus TX87) si sono trovati solo una anno dopo aver speso
quattro o cinque milioncini, ad avere una macchina che non potevano
upgradare perche' tutte le schede video erano AGP, tutte le mobo con AGP
erano ATX e quindi dovevano anche cambiare il case, ovvero sostituire meta
pc che era nuovo solo dieci mesi  addietro. In economia questo comportamento
si chiama "damping", ovvero "scarico" dei prodotti obsoleti prima di
introdurre quelli nuovi. Riesci a credere che non sapessero che il bus PCI
per le schede video sarebbe anadto in pensione ? e che i pc sarebbero stati
tutti ATX ? Io no !! Pero' i produttori avevano un bel po' di merce da
smaltire e quindi .... ecco l' esempio di una "cristallizzazione" !!
Credo che se questo succedesse nel settore automobilistico la gente
scenderebbe in piazza furiosa.
Te lo immagini di comprare un auto nuova oggi per venti milioni e non
risucire nemmeno a rivenderla a Dicembre in quanto "superata" ? Ma come
superata ? ma che siamo in piena era industriale che dal carbone si passa
alla elettricita' ?
Sara' di seconda mano, ma "superata" allora vuol dire che lo era anche
quando me la avete venduta, brutti figli di ........
Ecco: questo non succede per gli informatici. Noi continuamo ad aggiornare i
nostri pc "bevendoci" tutte le panzane che ci vengono propinate dai signori
dell' informatica, il cui solo scopo e' il profitto !!
Tornando al tuo argomento..ti do' piena ragione...ma che vuoi farci. Se si
sono accorti che avere una CPU che pulsa a 1Ghz fa vendere molto di piu'
allora loro alzano il moltiplicatore ... insomma fanno un Overclock legale e
lo fanno pagare profumatamente. Gli schemi di base, l' architettura, per
intenderci, e' sempre quella dei Pentium II per Intel e degli Athlon per
AMD.
Ciao Simone®
PS: per favore, critiche e pareri sono piu' che accetti, anche in privato.
E' un argomento che mi sta a cuore.

 ha scritto nel messaggio
news:6we37.58117$cd.3...@news1.tin.it...


Brevemente....
La dimensione del core in una CPU e' di 10x10mm o poco più. Il segnale che
attraversa tale blocchetto di silicio deve quindi percorrere pochi
millimetri e puo' ovviamente raggiungere frequenze molto piu' elevate.
Il BUS deve invece connettere le periferiche della MB con lunghezze di 100
mm circa. Ha subito ovviamente un'evoluzione meno rapida in termini di MHz.
Non sara' mai ipotizzabile una connessione 1:1 come nel 386 DX33.
Sviluppo possibile? Aumentare l'ampiezza del bus da 32 a 64-128 ecc.
(attualmente, nei server e' già attuato il PCI a 64bit). A breve verrà
introdotto il PCI66 ma non e' ancora tollerato dai produttori di MB.
Un BUS a fibre ottiche potrebbe essere la soluzione ma per ora comporta
costi improponibili.

 la risposta un p1 75@75
ma cosa stai dicendo?
Intanto il paragone esatto e 150@75.
Poi non prendi in considerazione la CACHE L1 ed L2 che intevengono
pesantemente in elaborazione senza bisogno del BUS.
Nelle CPU, un raddoppio della cache L2 ha sempre portato un incemento del
20% in termini di CPUMark!
Poi un 150@75 e' sicuramente piu' veloce. Sbagliato tutto quindi!

 
Non consideri l'aumento di costo delle schede madri. Da 133 a 200 -266 il 
divario e' minimo, una scheda madre con FSB a 500 ha dei costi elevati, 
assolutamente inadatti ad una CPU "economica".
PS
quota meglio
-- 
Wintermute a.k.a. DDT

 enormente maggiori di quelle con cui coomunica col mondo esterno?
Bisogna rassegnarsi ad avere macchine sempre meno performanti all'aumentare
della frequenza: la RAM non riesce a stare dietro alle CPU, e cosě pure i
bus di sistema. Per ovviare al problema i processori dovranno montare sempre
piů cache, sempre piů accurata.
Saluti.
--
Wilmer Ricciotti
wi...@bigfoot.com

costi improponibili.
molto poco pratico implementarlo all'interno della scheda madre.
il numero di switch necessari sarebbe immenso, perdendo del tutto i
vantaggi ottenuti.
gia' un po' piu' pratico nelle connessioni cluster-cluster di una
macchina in multiclustering, ma ancora ancora ci sono soluzioni
migliori...
--
    (iao!!oai)                                    (ICQ: 10860566)
    //.aurizio
[WARNING!: a breve _PURE_ 
mmug...@galactica.it
 verra' disabilitato (...), usate il nuovo indirizzo...+
[WARNING!: togliete _nessuno_ per rispondere]
    Time may change me
    But I can't trace time

moltiplicatori troppo elevati perché si sono così cristallizzate?
perche' vendono! 
buffo il mondo, no? ^____^
(*) e' c'e' chi si lamenta dei cellulari... provate ad abitare nei
pressi di un areoporto, a cento metri di distanza un radar (non
puntato contro di voi, ovviamente) vi formatta l'agendina elettronica
nello zaino (mi e' successo :-\)... :-) 


20% in termini di CPUMark!
ehm... messa cosi' e' un'affermazione falsa e tendenziosa: raddoppio
rispetto a che quantità iniziale ?
man mano che la quantità di cache aumenta, diminuisce l'incremento di
prestazioni, dato che ci si avvicina al massimo teorico (tutti gli accessi
alla memoria sono soddisfatti dalla cache). 

introdotto il PCI66 ma non e' ancora tollerato dai produttori di MB.
ehm... il bus verso la memoria e' a 64 bit fin dai primi pentium, e come
frequenza (ufficiale) oggi siamo a 133 o 266 (ddr).
in altri ambiti si fa di piu' sia come frequenza sia come numero di bit,
ma il costo e' ben diverso.

come minimo doveva avere un fsb di almeno 500
intanto nel p200 il fsb (ufficiale) e' 66.
poi un fsb di 500 oggi (e forse anche domani e dopodomani) porta a costi
fuori dal mondo. anche perche' non avrebbe senso (a meno di non usare
multiprocessori parecchio spinti...) avere un fsb cosi' alto con delle ram
che vanno, se va bene, a meta' frequenza.

interfacciarsi alla memoria a 64, 128 o 256bit (a scelta del
Come faranno con l'nForce x caso?
ma appropo, l'athlon portà veramente avvantaggiarsi della bandwith
doppia oppure finirà come per i PIII con le DDR?
-- 
ZHELGADIS THE LIGHTBRINGER (ICQ 33134824)
Tessera n° 008 B.A.G.
"Tarapio tapioca?"
"Star Platinum... THE WORLD!! Che il tempo si fermi!"

massima penalita' (piu' il tempo di cache fault e tutto il resto...)
Scusa, come hai fatto il conto? ^____^;


 doppia oppure finirà come per i PIII con le DDR?
Da quel che si puo capire dalle whitepaper pubblicate da NVidia
i chipset nForce sono "ben bilanciati".
Entrambi i chipset hanno buffer interni multipli
(la cpu e le unita audio e video integrate sul chipset leggono/scrivono
 sui buffer e poi il contenuto dei buffer viene smistato da/per la ram)
ed un crossbar switch che dovrebbe garantire un uso ottimale della
banda disponibile.
Se nella versione a doppio bus DDR si disabilita la grafica onboard
e si usa una scheda esterna su bus AGP, il doppio bus DDR e' sottoutilizzato
ma le prestazioni dovrebbero essere nella media superiori
ad una scheda madre con singolo bus DDR e scheda video su bus AGP
(grazie alla riduzione dei "tempi morti" dal punto di vista della cpu).
Secondo me il "sottoutilizzo" del doppio bus dell'nForce 
e' anche *molto* interessante per i patiti dell'overclock, se FSB e clock
dei bus DDR sono disaccoppiati si potrebbero tentare combinazioni pazzesche 
di moltiplicatore clock cpu, clock FSB e clock delle DDR
(moltiplicatore clock cpu "basso", clock FSB "alto" ed anche usando
moduli DDR "economici" che non reggono aumenti di clock non si rischia
di strozzare la cpu overclockata sull'accesso alla ram).
L. Micheletto

Scusa, come hai fatto il conto? ^____^;
Salve!
5 x 11,5 = 57,5
Mi sembra comunque una stima molto ottimistica, in caso di *massima* 
penalità. ;)
Vediamo, sempre spannometricamente, con una sdram 3-3-3:
- accesso ad un set di dati in RAM, di cui solo il primo pacchetto (64 
bit) è utile -> tutto il burst non serve a nulla, e fa solo perdere 
tempo (3 x 11.5 = 34.5);
- page miss from idle: dobbiamo calcolare un bel RAS Precharge + RAS to 
CAS delay + CAS latency (3 + 3 + 3 = 9; 9 x 11,5 = 103,5).
Il tutto per 138 colpi di clock CPU andati persi. :(
-- 
Bye.
       Lem
'CLOCK is what you make of it: non sprecare i cicli idle della tua CPU'
Per trovare una cura per il cancro:  
http://members.ud.com/vypc/cancer/

 ha scritto nel messaggio
news:slrn9ksffo.t...@localhost.localdomain...

Ho evidentemente generalizzato escludendo i casi che ne beneficiano di più
(server) e quelli che ne traggono di meno (cazzeggi). Riguardo al massimo
teorico non ho mai visto un sistema con il 10% della RAM totale realizzato
come cache, quindi siamo ben lontani dal massimo teorico.

 ha scritto nel messaggio
news:slrn9ksg57.t...@localhost.localdomain...


Scusate, piccolo malinteso, il riferimento era al BUS PCI.

 letti parallelamente.


doppia oppure finirà come per i PIII con le DDR?
ti consiglio di dare un'occhiata ai bench apparsi su hwupgrade di
recente su un confronto fra piattaforme mp athlon, xeon4 e pIII.
in particolare l'ultimo test - seti@home da i tempi di una macchina
con processore singolo per elaborare un pacchetto mentre con
processore doppio per elaborare _DUE_ pacchetti, perfetto per
giudicare la perdita di efficienza sul bus cpu<->memoria (o meglio
cpu<->scheda madre in genere) con piu' di un processore...
1 p4xeon 1.7   = 194 | 2 p4xeon 1.7   = 213  | 91%
1 palomino 1.2 = 230 | 2 palomino 1.2 = 246  | 93.4%
1 PIII 1ghz    = 300 | 2 PIII 1ghz    = 471  | 63.6%
come vedi quanto ad efficienza in mp l'ev6 rimane al top, neppure
l'agtl+ a 400mhz con doppio rambus riesce a servire i due xeon4 bene
quanto l'ev6 a 266mhz con il singolo bus ddr.
sul p3 stendiamo un velo pietoso, in dualproc proprio e' bene che non
ci vada...
il che implica che un singolo bus ddr e' piu' che sufficiente anche
con due palomino a 1.2ghz, raddoppiandolo (almeno con seti, che e'
piuttosto intensivo sulla memoria ma non come videoediting e simili)
non penso si avrebbero incrementi di prestazioni significativi proprio
perche' l'efficienza e' gia' al top.
salendo pero' di frequenza una coppia di palomino a 1.5 - 2.0 ghz
molto probabilmente inizierebbe a non entrare nella banda offerta dal
singolo ddr (difficile fare una stima comunque, aspettiamo escano
processori con clock superiore per giudicare).
con un processore singolo non penso proprio sia necessario il doppio
bus ddr per tutta la vita della serie tbird-palomino.
cosa che comunque e' vera fintanto che solo il processore ci deve
accedere considera che  nForce prevede di condividere la banda ram
anche per il video integrato...


Scusa, come hai fatto il conto? ^____^;
         _
766 / 66.6 * 5 = 57,5 
c'e' qualcosa che non torna? 
come ho detto non ho considerato i tempi di flush delle cache l1 e l2
e pipe.
poi si va in burst, quindi latenza 1 (teorica, bisogna considerare i
tempi di strobe) * 11,5.


c'e' qualcosa che non torna? 
Il mio cervello, dopo una certa ora :D


come cache, quindi siamo ben lontani dal massimo teorico.
il massimo teorico e' relativo al programma utilizzato: ogni programma
utilizza una quantita' definita di memoria (che dipende dai dati in
ingresso). quando dati e codice stanno completamente nella cache hai
il massimo teorico. teorico perche' questo non succede mai, se non altro
perche' il codice viene letto dalla memoria man mano che viene eseguito
(e per i dati vale un discorso analogo).
ma il 10% da dove viene ?