Newsgroup: it.comp.hardware.video-3d
Titolo: HardOCP: la ram con R700 è, tranne per il FB, condivisibile

The new Radeon HD 4870 X2 uses a newer bridge chip that supports PCIe 2.0 
and AMD has also improved the bandwidth between the GPUs. The bandwidth 
between both GPUs has been bumped from 6GB/sec, as found on the Radeon HD 
3870 X2, to 20GB/sec on the Radeon HD 4870 X2. AMD has also beefed up the 
RAM on the Radeon HD 4870 X2; our samples have 1GB of GDDR5 accessible to 
each GPU (so 2GB total on the board.) Now, this memory is still not 
completely shared, ***the framebuffer is still duplicated and the memory is 
not combined***. However, due to some inherent evolutionary upgrades present 
in GDDR5 memory modules there is actually a method in place to share some 
data between modules using that 20GB/sec bus.
credo che questo metta fine alle discussioni
tramite il nuovo bus la memoria č shared con l'eccezione del framebuffer.
a quanto si legge su beyond3d č una tecnica che si implementa via driver e 
sfrutta peculiaritą della GDDR5
CVD
 

 tramite il nuovo bus la memoria č shared con l'eccezione del framebuffer.
Ma veramente io capisco che l'accesso restano lo stesso due bus 
separati, con accesso "privato":
"our samples have 1GB of GDDR5 accessible to each GPU (so 2GB total on 
the board.)"
Ma che le GPU possono farsi query su un bus di comunicazione:
"there is actually a method in place to share some data between modules 
using that 20GB/sec bus"
In tal modo una puņ chiedere all'altra di passargli dati che ha in memoria.
Ovvero a livello hardware restano i due bus separati, ed una richiesta 
dati sull'altra parte di memoria dovrebbe passare prima dall'altra GPU, 
quindi il dato dovrebbe arrivare sul bus interno da 20GB/s, comunque una 
strozzatura rispetto alla banda verso la memoria "propria". Dunque a mio 
modo di vedere le prestazioni saranno comunque estremamente ridotte se 
ci si sforzasse di mandare a 0 la ridondanza.
Tramite il nuovo bus si puņ accedere anche alla memoria dell'altra GPU 
con prestazioni tutte da verificare -> secondo me per la maggior parte 
lasceranno la duplicazione e le prestazioni resteranno alte.
-- 
Danilo Pianini
"DanySK"
MSN: danysk_AT_alientech_DOT_it
Skype: 
dany.sk
www.astice.org
Consigliere membro del direttivo
Direttore della rivista "I2 - Informa Ingegneri"

 lasceranno la duplicazione e le prestazioni resteranno alte.
secondo me i vertici e le textures verranno ottimizzati per lo sharing, il 
framebuffer rimarrà duplicato dato che diversamente non avrebbe senso fare 
AFR
ma come specificato, tali metodi son da affinare via drivers, quindi magari 
con i drivers definitivi le prestazioni miglioreranno ancora, cosa 
spettacolare se accadrà, considerate già le attuali 

 cosa spettacolare se accadrà, considerate già le attuali
Il fatto stesso che siano da affinare via drivers suggerisce che la 
struttura sia quella che ti ho proposto. Diversamente, senza necessità 
di far query specifiche per dato, si potrebbe implementare un memory 
controller hardware senza difficoltà insormontabili.
D'altronde si giustificherebbe anche il nome fra R600erotti della 
singola ed R700 della X2: l'ISA dovrebbe cambiare con istruzioni 
dedicate alla gestione della comunicazione fra GPU.


 dedicate alla gestione della comunicazione fra GPU.
Dai, che le HD5870X2 avranno un northbridge direttamente dentro la 
scheda vieo, con un bel memory controller esterno alle GPU :D :D :D
p.bes


Guarda che actually significa "effettivamente"
La traduzione è "viene effettivamente implementato un metodo per condividere 
alcuni dati..."
Leggendo tutto il trafiletto che hai postato io ho capito che il bus GPU-GPU 
passa dai precedenti 6 ai 20GB/sec,
ma - "this memory is still not  completely shared, ***the framebuffer is 
still duplicated and the memory is
not combined***, - ossia il frame buffer è duplicato E la memoria non è 
condivisa, sebbene uno scambio di dati tra i moduli grazie al nuovo bus da 
20 GB sia effettivamente possibile.
Quindi si può dire che questa implementazione non ha né una memoria shared 
né totalmente inaccessibile, grazie a questo nuovo bus ed a non meglio 
specificate caratteristiche delle GDDR5.
A.CiD