Newsgroup: it.comp.hardware.video-3d
Titolo: le due GPU non accedono agli stessi dati in memoria contemporaneamente



chi è che diceva questa CAZZATA 
sulla spartan?
voglio vedere se toglie le palle e chiede scusa per il 
bordello che ha fatto a riguardo
"Whether the sideport connection will be 
a big help is an open question, though. The PCI Express switch on the X2 already 
manages traffic for 48 lanes worth of Gen 2 PCIe connectivity, including 16 
lanes to each GPU and 16 lanes to the rest of the system. 
On top of 
that, 
AMD says the 
bridge chip supports a 
broadcast write function that can relay data to 
both
 of the 
X2's graphics processors 
simultaneously
, conserving 
bandwidth
."
http://www.techreport.com/articles.x/15293



 simultaneously_, conserving bandwidth*."
Le due GPU sono in grado di leggere contemporaneamente lo STESSO dato 
proveniente dal PCIe (ovvero dalla RAM di sistema) perché il controller 
lo doppia su due bus separati:
http://media.bestofmicro.com/radeon-hd-4870-x2,F-4-153472-3.png
Il tutto senza interessare la sideport, né tantomeno l'accesso alla 
memoria dedicata.
Quello che io sostengo è che se una GPU vuole indirizzare i dati 
dell'altra - sempre che sia possibile farlo - deve passare per una 
strozzatura di 5GB/s (la sideport) visto che non ha accesso fisico al 
bus che interconnette il GB di RAM dell'altra.
Impariamolo l'inglese, dai.
-- 
Danilo Pianini
"DanySK"
MSN: danysk_AT_alientech_DOT_it
Skype: 
dany.sk
www.astice.org
Consigliere membro del direttivo
Direttore della rivista "I2 - Informa Ingegneri"

 Impariamolo l'inglese, dai.
e sarebbe il caso cribbio, almeno quello tecnico, datti da fare


 le gpu senza che la prima ne faccia nuova richiesta al SUO GB
Questo č il punto che non capisci.
Quel bridge č l'interfaccia VERSO LA MEMORIA DI SISTEMA, non verso la 
memoria interna.
Guarda attentamente lo schemino:
http://media.bestofmicro.com/radeon-hd-4870-x2,F-4-153472-3.png
"Gen 2 PCI-Express bridge", come suggerisce il nome, non esce sulla 
memoria dedicata, ma sul PCIe. Infatti esce ed entra con 5GB/s, che non 
č certo la banda verso la memoria dedicata.
Ora, la stessa AMD ha affermato (parole del Besser) che la RAM č 
spaccata in due blocchi da 1GB ciascuno dedicato ad una GPU. E quindi 
NON č condivisa.
Puň essere possibile condividerla usando la sideport (ovvero il bus di 
intercomunicazione fra le due GPU)? Potenzialmente sě, di sicuro con 
prestazioni ridicole visto che si passa per un canale non piů ampio del 
PCIe standard (5GB/s full duplex) e che per farlo č necessario che una 
GPU non acceda al proprio bus per richieste sue ma per soddisfare quelle 
dell'altra.
Per fare quello che tu vorresti la 4870X2 facesse (ma che non fa) 
potresti ad esempio mettere un bridge simile a comandare 
l'indirizzamento dei 2GB di RAM, con un unico bus, dimezzando perň la 
banda passante teorica.
Se non riesci a capirlo ora č davvero una gara a perdere.


 Se non riesci a capirlo ora è davvero una gara a perdere.
Il discorso fila. Sembra avere qualche analogia con un'architettura 
multicpu NUMA, dove il sideport può essere assimilato al'FSB condiviso o 
magari ad un link Hypertransport con velocità limitata. Bisognerebbe 
conoscere anche eventuali meccanismi di caching o condivisione di 
pagine/blocchi e prefetching per dire se davvero una gpu può indirizzare 
la memoria dell'altra in modo conveniente.
Senza contare che lo schemino mostra il sideport che collega le due gpu 
e in più il bridge pci-ex, quindi in teoria le due gpu sarebbero 
collegate bidirezionalmente tramite ben due bus.

 Questo è il punto che non capisci.
dagli ragione dany..


non c'è molto da dar ragione, tra l'altro quelle di dany sono solo delle 
supposizioni di un ragazzo qualsiasi come me e altri che sicuramente non ne 
sa un cazzo di cosa gli ingegneri (magari con un certo CV alla spalle) hanno 
studiato...
-- 
-------------------------------
SimBus82 sta per rinascere...
Scopri la nuova reincarnazione 
http://tinyurl.com/2d7byh
Photo&DGTArt su 
http://simbus82.deviantart.com/
 

 collegate bidirezionalmente tramite ben due bus.
Un uso intelligente sarebbe riservare un bus alla comunicazione verso 
CPU/RAM e l'altro alla sincronizzazione fra GPU.


 studiato...
O_O
Ma guarda, qui c'è uno schemino facile facile che ci ha dato AMD. Non 
serve studiare ingegneria (e se non ho capito male lo facciamo entrambi) 
per capirlo.
Dato uno schema hardware capire come potrebbe funzionare e come invece 
non può fisicamente funzionare non è una cosa difficile. Se si 
propongono soluzioni impossibili, mi permetto di correggerle.
