Newsgroup: it.comp.hardware.cpu
Titolo: Curiosita' sull'intel 8259A

Salve a tutti!
Studiando per l'esame di Reti Logiche sono venuto a conoscienza
dell'esistenza dei vari chip di controllo del sistema che
accompagnavano l'8086: Il PIC 8259A, l'8253, l'8237 eccetera
eccetera... 
Ora, a quanto mi risulta tali chip sono ancora presenti (!!!) nelle
MotherBoard di oggi per compatibilita' col passato...
Ecco, ma DOVE sono?[1] Incorporati nel chipset, chesso', nel
southbridge? Sopratutto, questi chip sono ancora i soliti modelli di
quei tempi o sono emulati in qualche modo da chip piu'
recenti/evoluti?
Curiosita' finale: mi par di capire che la vetusta gestione degli IRQ
(dovuta, sempre se ho capito bene, in larga parte alla compatibilita'
totale col passato) sia una delle maggiori palle al piede
dell'architettura i386. Ecco, se e' cosi, ci sono prospettive di
miglioramento (che so', con l'arrivo di Hammer) oppure non c'e'
speranza e conviene passare in allegria a MIPS/alpha/Power(PC)/SPARC?
:)
[1] Ho dato una scorsa al datasheet della mia KG7 ma non ho trovato
molto...

]
» 
» [1] Ho dato una scorsa al datasheet della mia KG7 ma non ho trovato
» molto...
Non so rispondere alla tua domanda... ma trattandosi di chip Intel è 
naturale che in una KG7 che di Intel non ha neanche un micron... non la 
troverai.
E' probabile comunque che il tutto sia integrato (o emulato) all'interno 
dei processori stessi o nelle istruzioni standard dei chipset.
-- 
+ > Piersandro Guerrera <-> PaRRoT <-> 
par...@edengames.net
  < +
+ > ICQ: 8372114 <--> Eden.Games - 
http://www.edengames.net
  < +
+ > Risorse per Windows XP <---> 
http://winxp.edengames.net
  < +
+ > News Hardware and Games <---> 
http://news.edengames.net
  < +


Ti posso dire che l'Intel 8259A è appunto un dispositivo che controlla
gli interrupt all'interno del sistema assegnandovi priorità diverse. Il PIC
intercetta gli interrupt che provengono dalla tastiera, dalle porte seriali
e dagli altri dispositivi e li passa in sequenza di priorità alla CPU. Dai
tempi della generazione IBM AT (dotata di processore 80286) esistono due PIC
in ogni personal computer, in modo da ampliare il numero di IRQ disponibili
per le periferiche. Sui Pentium è stato sostituito dall'82489DX che supporta
il multiprocessing e perciò l'invio incrociato di interrupt tra processori.
Ciao.

 speranza e conviene passare in allegria a MIPS/alpha/Power(PC)/SPARC?
Eh, ma e` un problema HW/SW, non basta cambiare
l'architettura degli irq, bisogna anche cambiare
la testa di chi scrive i SO.
bye,
-- 
piergiorgio

dei processori stessi o nelle istruzioni standard dei chipset.
cosa sono le "istruzioni standard dei chipset" ?
comunque un bel po' di roba e' integrata nei chipset da tempo
immemorabile, per gli interrupt mi e' sembrato di capire che nei proc
intel ci sia una gestione leggermente diversa ma piu' "moderna" (l'apic,
che non essendo presente nei k6 non li abiliterebbe al multiprocessing)

 :)
...Hammer è ancora bloccato al passato... non ho idea di cosa succeda su una
scheda Itanium, ma dovrebbero aver fatto le cose per bene :-)
Comunque ricordo che un po' d'anni fa (era nel periodo in cui è uscito il
Coppermine) Intel aveva fatto delle specifiche secondo le quali gli 8255 e
8274 dovevano sparire in un paio d'anni con le loro porte per liberasi di un
po' di quella robaccia... ma le seriali e le parallele sono ancora lì... :-)
--
Reply to: brain79(at)
inwind.it
www.brainetwork.net
ICQ#: 42797710 - FeSToso n°143
[aforisma del giorno]
Non è la libertà che manca. Mancano gli uomini liberi. - Leo Longanesi

speranza e conviene passare in allegria a
non in tempi brevi - ci sono tentativi (ad esempio l'eliminazione del
bus isa dalle specifiche pc99, l'adozione pressoche' universale nei
s.o. recenti della gestione irq via acpi ecc...) ma sono decisamente
molto timidi e poco efficienti.
--
    (iao!!oai)                                    (ICQ: 10860566)
    //.aurizio
[WARNING!: togliete _nessuno_ per rispondere]
    Time may change me
    But I can't trace time


Anche il controller DMA, come del resto il PIC, i timer , il real time
clock e i sistemi di controllo energetico sono tutti residenti nel SB.
Ciao.

 speranza e conviene passare in allegria a MIPS/alpha/Power(PC)/SPARC?
Attualmente il sistema di gestione IRQ, DMA, ecc. ecc. e' un evoluzione
di quello originale degli XT, con l'introduzione del bus PCI
e poi dell'AGP il meccanismo di gestione del DMA e di configurazione
ed utilizzo degli IRQ e' cambiato moltissimo, ma e' restato
"compatibile con il passato" in modo da permetterti
di far girare i vecchi S.O. e/o i vecchi programmi.
Prima gli IRQ potevano solo essere edge triggered (tipo vecchie schede
di espansione su bus ISA), ora possono essere anche level triggered
(e questo semplifica la gestione e condivisione degli IRQ))
Le periferice PCI, AGP e PnP ISA possono "autoconfigurarsi" in modo
da sfruttare meglio gli IRQ ed i canali DMA a disposizione
(e questo permette di redistribuire meglio le risorse libere), inoltre
ora gli IRQ sono condivisibili tra piu periferiche (pure questo
torna molto utile).
Sempre con l'introduzione del bus PCI sono state rese disponibili
modalita DMA piu "evolute" che permettono transfer rate piu elevati
e modalita multi-master che riducono il carico sulla cpu.
Nel complesso quindi il sistema e' "aggiornato" anche se presenta
delle limitazioni sul range di memoria utilizzabile come buffer
per il DMA ed altre cose simili (non si tratta comunque di gravi
limitazioni visto che e' tutta roba a carico del S.O.).
Ovviamente non e' che l'evoluzione dei bus di espansione
e di connessione di sia arrestata.
Oltre al PCI "base" a 32bit e 33Mhz di clock, ci sono versioni
piu evolute (PCI a 64bit) e "varianti speciali"
(come il bus AGP che piu che un vero bus e' una connessione
 punto a punto).
Sono poi da tempo in fase di sviluppo avanzato bus di nuova
generazione, alcuni dei quali prevedono connessioni in fibre
ottiche.
Tra i bus di nuova generazione, quello arrivato per primo
sul mercato e' l'HT (HyperTransport) di AMD (e' gia utilizzato
nella XBox di Microsoft per la connessione tra alcune
componenti), ma non e' un vero bus in senso classico
(e' una connessione punto a punto "standard" che prevede
 sin dal principio la presenza di bridge e router
 per l'interconnessione di piu componenti).
In altre parole non sembra ci saranno "schede di espansione" HT
(ma le cose potrebbero cambiare, anche la prima specifica del bus PCI
 non prevedeva schede di espansione PCI, ma solo l'interconenssione
 di chip sulla scheda madre)
L. Micheletto