Newsgroup: it.comp.hardware.video-3d
Titolo: [tecnico] Ecco il segreto delle nuove HD6xxx: VLIW-4 al posto di VLIW-5!

?Sono sfuggite news sulle nuove radeon, colpisce che effettivamente non sono 
una refresh ma un cambio di architettura (anche se per nulla radicale).
http://resources.vr-zone.com/uploads/9936/6700ch.jpg
Hanno fatto la roba più semplice del mondo per trovare il modo di avere 
ancora più efficenza per ogni mm^2 di die!
La "vecchia" struttura era basata da blocchi SIMD formati da 16 cluster 
VLIW-5 da 5 shaders processor ciascuno per un totale di 80 SP a "blocco", 
dove ogni blocco aveva 4 TMU.
Ora sono passati a una struttura che usanto al posto dei 5 shaders VLIW-5 
... "solo" 4 shader VLIW-4: nel blocco SIMD però ce ne saranno 20 e non 16, 
mantenendo sempre a 80 il numero di sp per ogni blocco SIMD
Il numero di shader processors per SIMD rimane lo stesso ma... disposti in 
modo diverso...
In questo modo nella stessa area occupata dai transistor per la 
realizzazione dei questi blocchi, ci sarà un numero di shaders più piccoli e 
con maggiore efficenza rispetto alla precedente architettura.
Il numero di TMU per ogni SIMD resterà lo stesso.
Praticamente questa soluzione porta un miglioramento anche del 20-30% delle 
prestazioni nei casi in cui prima gli sp VLIW-5 risultavano poco efficenti e 
danno la possibilità di innalzare ancora le frequenze visto che la logica 
dentro ogni shaders è ancora più parca di transistor.
Infatti la HD 6770 avrà la cpu a ben 900MHz, e dati alla mano (bus 256bit, 
frequenza ram ancora più elevata) avrà prestazioni simili ad una HD5850. La 
fascia alta diventa fascia media con un dispendio di pochi watt sia in idle 
che in load (considerando il raddoppio del bus!!!).
PS: Prima i vliw-5 erano composti da 4 alu semplici + 1 complessa ora sono 3 
semplici + 1 complessa: questo fa si che ad esempio, si diminuisca il numero 
di SP complesse in rapporto alle SP semplici. Le SP complesse sono quelle 
che programmate servono ad esempio alla tesselazione. Se mettessimo questa 
struttura dentra una 5870 che ha 1600sp, di cui solo 320 sp complesse, 
avremmo una 5870 sempre con 1600SP ma con ben 400 sp che si dedicano a 
calcoli come quelli della tesselazione.

 di SP complesse in rapporto alle SP semplici.
Si avvicinano alla possibilità di usare tutti gli SP presenti in ogni 
stream core come accade con le GPU Nvidia dunque... vedremo come queste 
"innovazioni" si tradurranno in prestazioni. Interessante comunque la 
frequenza pari a ben 900MHz delle 6770, un vero record in tal senso.

 numero di SP complesse in rapporto alle SP semplici.
A rigore dovrebbe essere il contrario, le complesse passano dal 20% al
25% nel computo complessivo delle unità. Aumenta il loro numero in
rapporto al numero di unità semplici.
-- 
Ing. Danilo Pianini
"DanySK"
MSN: danysk_AT_alientech_DOT_it
Skype: 
dany.sk

 rapporto al numero di unità semplici.
In effetti...in ogni caso il tutto dovrebbe portare ad una maggior 
efficienza all'interno di ogni stream core.

 efficienza all'interno di ogni stream core.
In "teoria". non è detto che ci sia una migliore efficienza computazionale
nella gestione tra un array costituito da 5 o 4 istruzioni,
dipende molto dalla conformità del software e delle diverse dipendenze.
In "pratica", questo passaggio repentino ad un array costituito da soli
4 istruzioni ed eseguite in contemporanea in un unico e solo ciclo di clock
fa pensare che non venga adottata nessuna tecnica specifica di
ottimizzazione ma ad un uso atomico degli SP, quest'ultima che costituisce
la peggior condizione di elaborazione.
Guido Veloce
-- 
questo articolo e` stato inviato via web dal servizio gratuito 
http://www.newsland.it/news
 segnala gli abusi ad 
ab...@newsland.it


Come sai le GPU Ati non possono esguire sempre e comunque 5 istruzioni 
per ogni stream core, come accade invece con l'architettura delle GPU 
Nvidia...però eseguendo una "semplificazione" e riordino delle risorse 
interne ad esse è possibile avere un incremento teorico dell'efficienza 
computazionale. Altrimenti non si spiegherebbe questa variazione di 
architettura nelle prossime schede di classe HD6000... evidentemente 
alla AMD avranno fatto bene i loro "calcoli".

 alla AMD avranno fatto bene i loro "calcoli".
Non stavo denigrando Ati, anzi hanno fatto un lavoro veramente
straordinario.
Pur semplificando e con l'adozione di array a 4 istruzioni, se i bench
che si trovano in rete sono esatti, sono riusciti ad aumentare la
performance, con un buon miglioramento anche nei consumi.
Veramente un ottimo lavoro.


 dipende molto dalla conformità del software e delle diverse dipendenze.
Sì, ma considerando che nVidia rema in quella direzione e che pare che
con il tessellator sia parecchio più efficiente in AMD han preso la
strada giusta a mio avviso. Hanno tenuto la miglior architettura per i
giochi "di ieri" sulla serie 5xxx ed ora si spostano sulla cosa migliore
per i giochi di domani, dando di fatto vantaggio zero ad nVidia, che al
di là dei benchmark specifici e del GPGPU computing non ha potuto
mostrare da nessuna parte la superiorità del suo hardware.


Secondo Anandtech le GPU Bart usano ancora VLIW5:
"Barts continues AMD’s DirectX 11 legacy, building upon what they’ve
already achieved with Cypress. At the SPU level, like Cypress and
every DX10 AMD design before it continues to use AMD’s VLIW5 design. 5
stream processors – the w, x, y, z, and t units – work together with a
branch unit and a set of GPRs to process instructions. The 4 simple
SPs can work together to process 4 FP32 MADs per clock, while the t
unit can either do FP32 math like the other units or handle special
functions such as a transcendental."
http://www.anandtech.com/show/3987/amds-radeon-6870-6850-renewing-competition-in-the-midrange-market/2
--
Max