Newsgroup: it.comp.hardware.cpu
Titolo: Continua il boicottaggio contro Intel negli USA!

http://www.cnn.com/TECH/computing/9901/29/intel.boycott.idg/
"Intel chip rival AMD has reportedly said it will not put serial numbers
in its chips."

in its chips."
Mah più che boicottaggio, parlerei degli effetti della concorrenza tra AMD e
Intel, in effetti il sistema di marcare le CPU con il numero seriale, mi
pare una grossa forzatura nei confronti dei clienti! Con la scusa di
bloccare i processori contro l'overclocking, cosa che molto probabilmente
farà anche AMD, Intel sarà in grado di "schedare" ogni acquirente di Pentium
o Celeron che sia, in barba alle varie legislazioni per la privacy!!!
Purtroppo devo quindi constatare come Intel stia di nuovo facendo una
politica sbagliata per contrastare AMD, ma perchè una buona volta non si
decidono di tirare fuori qualcosa di veramente nuovo, come sta facendo AMD
con il K7??!!
LtData

...

Davvero credi che il K7 sia una vera innovazione??

Davvero credi che il K7 sia una vera innovazione??
Rispetto all'architettura X86 NO
rispetto ai futuri PIII forse
rispetto ai K6-2 ed ai PII certamente SI
Ciao
AlessanDro
---------------------------------
Legge di Jenkinson
   Non funzionera'.
---------------------------------
IACT member
http://pages.cthome.net/iact/
http://www.ogcs.com/iact-italia/

rispetto ai K6-2 ed ai PII certamente SI
in realta' di inoovazioni a livello architetturale ce ne sono parecchie, ma
la + interessante mi sembra la via scelta per il decode/execute delle istr
x86. in poche parole amd ha scelto una via completamente opposta a quella di
intel: dall'istr x86 si ricavano le u-istr RISC le quali vengono
successivamente accorpate (al max 3 u-istr RISC) in macro-istr con
possibilita' di esecuzione fuori sequenza all'interno della macro stessa,
che quindi vengono eseguite dal core (al contrario intel decodifica ed
esegue direttamente il codice RISC, ottimizzando le singole u-istr).
 in questo modo le pipeline del core eseguono codice macro-RISC, ma con una
funzionalita' di tipo simil-CISC. se vuoi puoi anche vederla come una sorta
di parallelismo HW/SW (a livello molto basso, u-istr) a meta' strada quindi
tra il parallelismo HW dei P2 (esecuzione fuori sequenza, branch prediction
e altri giochetti) e quello SW/HW (nota l'ordine) dell'architettura EPIC.
ciao

 Davvero credi che il K7 sia una vera innovazione??
Sě.
Certo che se le innovazioni te le aspetti da Intel, ormai puoi pure star
fresco.
Loro prima di far uscire un componente valido lo tengono nel cassetto
almeno 6 mesi, vedi quello che hanno fatto col Mendocino e quello che
stanno facendo col Dixon.

 Davvero credi che il K7 sia una vera innovazione??
dipende da quanto vuoi allargare il campo di indagine:
se ti limiti ai compatibili x86, direi proprio di si, e' una cosa
totalmente nuova, non ha praticamente nessun collegamento con i
precedenti modelli.
allargando un po', la maggior parte della nuova tecnologia e' di
derivazione alpha, quindi tanto nuovo si potrebbe dire che non e', ma
fino ad ora non si era mai visto tecnologia alpha compatibile x86...
-- 
  (iao!!oai)                                     (ICQ: 10860566)
  //,aurizio
 
   I bimbi buoni vanno in paradiso.
   I bimbi cattivi vanno dove gli pare!

 stanno facendo col Dixon.
una cosa che assolutamente non mi e' chiara su Dixon: ma la cache e' on
die o double cavity? 
ho letto quattro articoli che ne parlavano e andavano i CINQUE direzioni
diverse, riguardo questo punto...


fino ad ora non si era mai visto tecnologia alpha compatibile x86...
Anche nella CPU? Mi pareva che la tecnologia ALPHA riguardasse solo il 
protocollo di comunicazione dello slot...


e altri giochetti) e quello SW/HW (nota l'ordine) dell'architettura EPIC.
Interessante... PRO e CONTRO  dei 2 tipi di approccio?


 Interessante... PRO e CONTRO  dei 2 tipi di approccio?
Essenzialmente i brevetti, AMD ha DOVUTO usare una tecnica
diversa per motivi di copyright, all'epoca c'e` stata anche
una causa intentata da Intel.
Stesso motivo per cui la FPU AMD e` diversa (piu` lenta)
di quella Intel, stesso motivo per cui il 3D Now e` solo
AMD (anche se pare che Intel voglia fare qualcosa di simile).
Le prestazioni globali dipendono da come e` stato scritto
il codice, se ottimizzato per PII o per K6.
Probabilmente la scelta AMD e` migliore.
bye,
--
  Piergiorgio Sartor
  Sony International (Europe) GmbH
  European R&D Stuttgart
  Advanced TV Group              Tel.: 
++49-(0)711-5858-525
  Stuttgart Technology Center    FAX: 
++49-(0)711-5858-199
  Stuttgarter Strasse 106        e-mail: 
sar...@sony.de
  D-70736 Fellbach, Germany


mah.... difficile dirlo. sicuramente il fatto di poter accorpare + u-istr
obbliga il core AMD ad una maggiore complessita' logica e un + complesso
scheduling di ottimizzazione on the fly, pero' a mio parere puo' essere, se
la tecnica risulta ben implementata, notevolmente + veloce dell'approccio
intel, a parita' ovviamente di clock. un altro aspetto che mi sembra
interessante nell'architettura k7 (che assomiglia molto in certi particolari
a quella alpha......) e' il doppio livello di scheduling (oltre ovviamente a
quello intrinseco alla pipeline) delle u-istr per l'esecuzione fuori
sequenza, prima a livello di deocoder x86-RISC e poi a livello di macro.
potrebbe portare notevoli vantaggi a quei prg non espressamente ottimizzati
per l'arch amd (cioe' tutti.......).
vorrei fare due osservazioni:
1)  la fpu (o meglio LE fpu perche' sono 3) del k7 (pipelined a 15 (se non
erro) stadi), , dai primi test risulta ~2 volte + veloce di quella P2 (e
P3).
2) in un altro post ho letto che la fpu del k6 e' + lenta della
corrispondente P2. non e' completamente vero. la fpu del k6 e' in realta' +
veloce nell'esecuzione della singola operazione fp, pero' non essendo
pipelined non puo' incominciarne un'altra prima di aver finito quella in
esecuzione. questo comporta che il throughput complessivo e' circa la meta'
di quello del P2, pur essendo, ripeto, la fpu + veloce di quella intel.
ciao


da quello che ne so e' on-die. certo il dubbio puo' sorgere, anche perche'
si rischia di buttare un sacco di processori per una minima imperfezione del
wafer. evidentemente la qualita' del processo produttivo intel e' tale che
gli garantisce una resa notevole, anche su chip molto grandi (cavolo, gia'
il mendo e' 'na padella, figuriamoci a buttarci dentro altri 3M di mos).
cmq dalle prime foto che si sono viste in giro (e sopratutto dalla strana
forma rettangolare) il dubbio era venuto pure a me.
ciao

 forma rettangolare) il dubbio era venuto pure a me.
appunto, allora e' dixon quello che ho visto....
un die rettangolare? mah, come diavolo lo ritagliano quel povero wafer?
:-)


 protocollo di comunicazione dello slot...
Dec (o meglio, gli attuali proprietari) hanno messo a disposizione un
bel po' dei principali progettisti di AMD (sicuramente non gratis...
:-).
questi hanno si lavorato principalmente al bus EV6, ma hanno collaborato
massicciamente al disegno delle nuove FPU e un bel po' di cosucce pure
nella ALU (se non erro e' stato ridisegnato l'intero traduttore di
X86->Risc86 e un bel po' strutture interne sono state rese piu' simili a
quelle alpha)
hanno messo mano perfino nella gestione della cache (voce incontrollata,
non so' dire quanto veritiera: i nuovi algoritmi di caching presenti nei
core CXT e la gestione trasparente della cache L2 -> L3 dei nuovi K6-3
deriverebbe proprio da questi studi AMD-Alpha).
in altre parole, il K7 e' piu' Alpha che AMD...


 > stanno facendo col Dixon.
Welcome back
Da quello che sapevo io é tutto on die: essendo progettato x i
portatili, dovrebbero aver cercato di ridurre al minimo le dimensioni.
BTW il Dixon x desktop x ora é solo vaporware, mentre il K6-3 dovrebbe
uscire tra un paio di settimane.
PS
Hai visto i cosa sono diventati i NG grazie a quella porcheria di
Outlook5?
Se qualcuno mi dice ancora che la Microsoft basta evitarla giuro che
finisce sulla mia blacklist in meno di 3ns...

 in altre parole, il K7 e' piu' Alpha che AMD...
A proposito, hai sentito della nuova politica prezzi di Samsung (250$ x
il 533mhz)? 
Mi sa che anche AMD dovrà rivedere verso il basso il pricing del K7.

un die rettangolare? mah, come diavolo lo ritagliano quel povero wafer?
mah.... con l'incisione laser si potrebbero ritagliare anche chip a forma di
stella (^___^).
il problema e' lo scarto del wafer. probabilmente visto il costo
dell'oggetto intel ha deciso di usare questa tecnica in modo da poterla
affinare con i soldi che gli verranno dalle tasche degli utenti........
ciao

 affinare con i soldi che gli verranno dalle tasche degli utenti........
beh, a pensarci bene penso che sarebbe sempre meno caro del doble
cavity, il PPro quasi li manda in bancarotta... (si, vabbe', quasi manda
in bancarotta i suoi acquirenti, non Intel... :-)


 Mi sa che anche AMD dovrà rivedere verso il basso il pricing del K7.
mah, non credo proprio che la competizione sara' fra i due, forse
all'inizio....



^_________^
ciao

o Celeron che sia, in barba alle varie legislazioni per la privacy!!!
Infatti, ma il problema principale è che tale condice è stato
introdotto, secondo la Intel, per rendere più sicure le contrattazioni
telematiche, ma a me sembra un metodo per farsi un bello schedario con
varie informazioni sui suoi clienti, infatti basta che si metta
daccordo con una società di vendita via Internet per ricevere una
marea di informazioni riguardi i possessori di processori Intel, anche
senza ricevere nomi e informazioni protette dalla privacy, la Intel
può ricevere informazioni sui siti che visitano, sulla durata delle
connessioni e altre informazioni del genere, oltre, in caso uno non
abbia vietato il passaggi di dati personali, a nome, cognome,
indirizzo, occupazione... In più, così facendo, potrebbe stilare anche
un database riguardo ai clienti che non hanno processori Intel; forse
sono un po' catastrofico però questo è possibile.