Newsgroup: it.comp.hardware.cpu
Titolo: Come si fa a capire....

Come faccio a capire se la banda passante con le DDR č sfruttata?
Cioč se ho un FSB da 400 Mhz le DDR PC 3200?
con quale criterio si dice che AMD Fsb 133 non riesce a sfruttare le DDR400?
Quindi qual'č la formula che lega FSB con banda passante?
Spero di essere stato chiaro!
Grazie a tutti della disponibilita,
Ciauz Thommy

 Spero di essere stato chiaro!
La banda passante si calcola in questo modo: numero di bit del bus *
frequenza di clock.
Quindi 64 bit * 400 milioni= 25.600.000.000/8 (per trovare il valore in
byte) =3.200.000.000 byte cioè 3,2 gbyte . Un bus a 400 mhz ha una banda
passante di 3,2 gb come la memoria ddr400 che funziona alla stessa
frequenza. Il bus amd 133, che quindi è 133x2= 266, invece ha una banda
passante di:
64*266milioni=
17.024.000.000/8=2.128.000.000
 byte cioè 2,1gbyte di banda
passante.
Con i nuovi fsb a 333 di amd la banda passante sarà di 2,7 gbyte circa.
Ciao.
Andrea.

 Andrea.
Ma allora posso anche dedurre che per sfruttare la banda passante di un P4
North
64*533= 
34.112.000.000/8
 = 4.264.000.000 cioè ~ 4,3 Gbyte => si fa presto a
saturare le DDR400, per essere perfetto servono quindi le DDR533 ovvero
PC4300, giusto?
Grazie a tutti della chiarezza.
Ciao
Thommy


Bisogna anche tener presente che il fsb non "serve" solo la RAM, ma deve
gestire anche l'AGP e il bus PCI, cosa che  fa calare il rendimento
max di un buon 30%... comunque se proprio vuoi "pareggiare" la
larghezza di banda del fsb con la RAM del P4 Northwood a 533MHz
prenditi una MB con chipset 850E e memorie Rambus PC1066, nell'attesa
che escano le DDR II.
Ciao


L'ottimo sarebbe che bus e memoria avessero una banda passante indentica. Ma
dovendo scegliere una soluzione asimettrica è meglio che il bus del
processore abbia una banda passante superiore a quella della ram. Comunque i
due processori concorrenti p4 e athlon xp sfruttano la banda in maniera
diversa quindi non è soltanto un discorso numerico ma un po più complesso.
Ciao.
Andrea.

 PC4300, giusto?
No, il FSB lo usi anche per accedere ad AGP e bus PCI (e tutto quel che
e' collegato ad esso), inoltre i calcoli sopra sono riferiti
alla banda passante *massima* riguardante il trasferimento
dei dati, quella reale e' piu bassa.
Per esempio, tutti gli accessi alle ram di tipo SDRAM, DDR SDRAM
e Rambus avvengono in "raffiche" (burst), prima di una raffica
(di max. 8 word a 64bit per quel che riguarda SDRAM e DDR SDRAM, se
  ricordo bene ) di solito viene ri-selezionato l'indirizzo
di partenza (sequenza RAS + CAS oppure solo CAS)
[CAS = Column Address Strobe , RAS = Row Address Strobe, questo
  perche nei chip di ram le word di memoria sono mappate "a matrice"
  e quindi vengono selezionate specificando l'indirizzo in due fasi
  per la "riga" prima e poi per la "colonna" ].
Giusto per rendere l'idea, con le ram DDR SDRAM di tipo CAS 2
(che richiedono due cicli del clock base per il CAS)
in un burst dove si deve solo ri-selezionare la colonna di indirizzo
sono richiesti almeno 2+4 cicli di clock base per un burst di 8 word
a 64bit (e si tratta del burst con la maggior efficienza), questo
significa che in queste condizioni *quasi-ottimali* si perde un 30%
della banda disponibile della ram.
Notare che ho detto *quasi-ottimali*, perche le SDRAM hanno un modo
di accesso detto "full page" che riduce di molto le volte in cui
bisogna generare RAS e CAS se si leggono/scrivono sequenze lunghe, ma
visto che anche lavorando su dati "sequenziali" la cpu legge/scrive
in blocchetti distinti, in realta le burst da 8 word a 64bit sono
le piu frequenti (guarda caso, in un burst da 8 word a 64bit vengono
trasferiti 64 byte, ovvero un intero slot di cache L2 degli Athlon).
[N.B. Il discorso sarebbe piu complesso, ma spero di aver reso
       l'idea].
L. Micheletto

Thommy wrote:
 > PS cosa intende per accesso full page?!?
E' un modo di trasferimento che permette
di leggere piu di 8 word da 64bit consecutive.
Il problema e' che la lunghezza di una "pagina"
dipende dal tipo di chip di SDRAM e che bisogna
leggere sempre la pagina dall'indirizzo piu basso in su
(mentre in modalita burst da 2, 4 oppure 8 si puo
   iniziare a leggere prima la word n poi la n+1
   ed arrivati a fine "blocco", si leggono la numero
   1, 2 , ecc fino alla n-1).
Tale modalita "full page" viene usata di solito nelle
schede video oppure in hardware specializzato dove lunghe
sequenze di lettura e scrittura sono piu comuni e dove
"si sa gia" che tipo di memorie si utilizzano.
In base alla documentazione sulle SDRAM prodotte da IBM
Microlettronics solo le SDRAM SDR supportano la modalita
full page mentre le SDRAM DDR no.
L. Micheletto