Newsgroup: it.scienza.fisica
Titolo: Articoli scientifici su SIV e dielettrici low-K

Salve,
 
 
sto facendo una tesi sulla _affidabilità_ delle connessioni metalliche nei circuiti integrati (Back End of Line, BEOL), quindi mi sarebbero molto utili articoli di review, recenti, per farmi una idea sull'argomento. Per ora sono riuscito a reperire solo articoli sull'elettromigrazione, che però è il problema più studiato. Argomenti importanti sarebbero, a parte l'elettromigrazione :
 
1) SIV, Stress Induced Voiding
2) Dielettrici low-k, a bassa costante dielettrica relativa
3) Interconnessioni nei chip 3D
4) Possibili sviluppi, per es. interconnessioni in carbonio
 
 
Ho chiesto anche a ChatGPT che mi ha fornito un elenco di articoli, ne riporto alla fine alcuni in PS., ma io non sono riuscito a reperirli; occorrerebbe una certa dimestichezza, che io non ho, con le banche dati di articoli on line.
 
 
Allora ho pensato visto che questo forum è molto frequantato da persone che hanno più dimestichezza di me con le banche dati di articoli, per es. Professori o Ricercatori e altri, se qualcuno gentilmente potesse reperirmeli e spedirmeli.
 
Sarei anche disposto a pagare per averli, diciamo 5 E ad articolo :-)
 
Grazie 1000
 
PS.
Articoli sul SIV
 
 
 "Reliability challenges and solutions in advanced interconnects for high-performance and energy-efficient integrated circuits" di J. Chen, Y. Liu, L. Liao, and X. Zhang, pubblicato sulla rivista "Microelectronics Reliability" nel 2021.
 
 
    "Reliability issues and solutions in Cu interconnects for advanced integrated circuits" di Y. Liu, J. Chen, L. Liao, and X. Zhang, pubblicato sulla rivista "Microelectronics Reliability" nel 2021.
 
 
    "Stress-induced voids in Cu interconnects: Mechanisms, modeling, and mitigation" di S. B. Lee and S. B. Lee, pubblicato sulla rivista "Materials Science and Engineering: R: Reports" nel 2020.
 
 
   "A review on stress-induced voiding in Cu interconnects: From mechanism to mitigation" di S. B. Lee, S. B. Lee, and Y. J. Kim, pubblicato sulla rivista "Microelectronics Reliability" nel 2019.
 
 
"Mitigating Stress-Induced Voiding in Interconnects: A Review" di J. Jang et al., pubblicato su IEEE Transactions on Device and Materials Reliability nel 2020.
 
 
    "A Review of Stress-Induced Voiding and Its Mitigation Techniques in Interconnects" di S. K. Kim et al., pubblicato su Journal of Electronic Materials nel 2020.
 
 
    "Modeling and Simulation of Stress-Induced Voiding in Interconnects: A Review" di K. H. Lee et al., pubblicato su Microelectronics Reliability nel 2019.
 
 
    "A Review of Stress-Induced Voiding in Flip-Chip Interconnects" di S. Tiwari et al., pubblicato su IEEE Transactions on Components, Packaging, and Manufacturing Technology nel 2018.
 
 
    "A Review of Stress-Induced Voiding in Copper Interconnects and Its Mitigation Techniques" di Y. H. Liu et al., pubblicato su Journal of Electronic Materials nel 2017.
 
 
Zhang, X., et al. "A Review of Stress Induced Voiding (SIV) Issues in Interconnects of Integrated Circuits." Journal of Electronic Materials, vol. 51, no. 4, pp. 1433-1447, 2022.
 
 
    Nagesh, S., et al. "Stress Induced Voiding (SIV) in Interconnect Structures: An Overview of Simulation and Experimental Approaches." Microelectronics Reliability, vol. 63, pp. 469-486, 2022.
 
 
    Gupta, A., et al. "Stress-Induced Voiding in Interconnects of Integrated Circuits: A Review of Recent Research Progress." Journal of Electronic Materials, vol. 51, no. 2, pp. 854-870, 2022.
 
 
    Li, J., et al. "A Comprehensive Review of Stress-Induced Voiding Mechanisms and Characterization Techniques in Interconnect Structures." Microelectronics Reliability, vol. 63, pp. 426-439, 2022.
 
Articoli sui chip 3D
 
 
 
"Reliability of 3D ICs with Through Silicon Via (TSV) Interconnects" di X. Zhang, Y. Zhang, e Q. Li, pubblicato nel 2018 sulla rivista "Microelectronics Reliability". Questo articolo fornisce una panoramica delle sfide relative all'affidabilità delle connessioni TSV in chip 3D e discute alcuni metodi per affrontarle.
 
 
 
    "Reliability of 3D Integrated Circuits with TSV Interconnects: A Review" di D. K. Kim e J. H. Lee, pubblicato nel 2017 sulla rivista "Microelectronics Reliability". Questo articolo fornisce una panoramica delle sfide relative all'affidabilità delle connessioni TSV in chip 3D e discute alcune tecniche per migliorare l'affidabilità delle connessioni.
 
 
 
    "Reliability of Through Silicon Via (TSV) Interconnects in 3D Integrated Circuits" di S. K. Goyal, S. S. Iyer, e S. K. Goyal, pubblicato nel 2015 sulla rivista "Progress in Materials Science". Questo articolo fornisce una panoramica delle sfide relative all'affidabilità delle connessioni TSV in chip 3D e discute alcune tecniche per migliorare l'affidabilità delle connessioni.
 
 
 
    "Reliability of 3D Integrated Circuit Interconnects" di K. L. Ng, pubblicato nel 2014 sulla rivista "Microelectronics Reliability". Questo articolo fornisce una panoramica delle sfide relative all'affidabilità delle connessioni in chip 3D e discute alcune tecniche per migliorare l'affidabilità delle connessioni.
 
 
 
 
 

Sei sicuro della bibliografia? Anche andando sul sito  di 
Microelectronics Reliability, ho campionato 5 o 6 dei tui titoli e non 
me li dà, anche selezionando l'anno e i nomi degli autori.
Puoi provare tu stesso con google scholar (che tra l'altro ti dà anche 
il link ad eventuali copie degli articoli recuperabili in rete.
 
https://scholar.google.it/
 
 
Giorgio


Ciao, 
grazie della risposta. Non so se la bilbiografia è corretta, sono i titoli forniti da ChatGPT.
 
Per caso tu hai qualcosa di interessante da inviarmi?
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

... Non so se la bilbiografia è corretta, sono i titoli forniti da ChatGPT.
 
Aaaaarghhh!
 
Hai intenzioni masochiste? Lascia perdere ChatGPT, a meno che il tuo 
scopo non sia di esplorare le sue capacità. Ma per lavori seri non se ne 
parla.
 
Le indicazioni che hai recuperato non sembrano corrispondere a dati 
utili per recuperare articoli.
 
Se stai facendo una tesi la prima cosa che dovresti imparare è come 
recuperare una bibliografia rilevante per il tuo argomento.
In ordine di utilità le fonti possono essere:
1. indicazioni del relatore;
2. ricerca on-line a partire da banche dati. Google scholar è una 
possibilità, ma la tua università dovrebbe avere un abbonamento ad 
almeno una delle banche dati a pagamento più ricche (Scopus o Web of 
Science). Prova a dare un'occhiata sul sito delle biblioteca 
universitaria per verificare e vedere come si accede.
3. bibliografie di eventuali articoli che già conosci sul' argomento
4. indicazioni di altri che conoscano l'argomento, inclusi eventuli 
forum pubblici (ma verificando l'affidabilità delle fonti).
 
Wikipedia o peggio ChatGPT potrebbero servire per darti qualche parloa 
chiave ma in genere non sono le fonti più sicure da utilizzare per un 
lavoro di tesi a meno di non avere modo di verificare indipendentemente 
l'attendibilità di quanto recuperato.
 
Giorgio

 
 
ChatGPT ha fornito i titoli o l'intero post?


solo i titoli


E quale è la domanda che gli hai posto?
 
 
Detto questo, sono d'accordo con G. P. che il primo punto di riferimento sono le indicazioni del relatore della tesi. Se non te ne ha dato, io fossi in te glie le chiederei.


è venuto fuori da un discorso molto lungo con ChatGPT.
Se gli si fa una domanda diretta sulla bibliografia dice che non la può reperire

 Se gli si fa una domanda diretta sulla bibliografia dice che non la può reperire
 
La seguente ricerca fatta su Google Scholar dà molti risultati:
https://scholar.google.com/scholar?q=reliability+interconnects+integrated+circuits
 
 
Magari raffinando la ricerca trovi quello che ti interessa.
 
Sarei curioso di leggere l'intera disussione fra te e ChatGPT.


 Io : la ricerca sull'affidabilià delle interconnessioni metalliche per il Thermo Mechanical Stress nei circuiti integrati ultimamente su quali aspetti si è concentrata?
 
ChatGPT :
 
 
La ricerca sull'affidabilità delle interconnessioni metalliche per il Thermo Mechanical Stress (TMS) nei circuiti integrati si è concentrata principalmente sui seguenti aspetti:
 
 
    Analisi del TMS: la ricerca si è concentrata sull'analisi del TMS per comprendere l'effetto delle sollecitazioni termo-meccaniche sulle interconnessioni metalliche.
 
 
    Mitigazione del TMS: la ricerca si è concentrata sullo sviluppo di metodi per mitigare l'effetto del TMS sulle interconnessioni metalliche, come ad esempio l'uso di materiali compositi o il raffreddamento attivo.
 
 
    Modellizzazione del TMS: la ricerca si è concentrata sullo sviluppo di modelli per prevedere e simulare l'effetto del TMS sulle interconnessioni metalliche.
 
 
    Effetto del TMS sulla durabilità: la ricerca si è concentrata sull'effetto del TMS sulla durabilità delle interconnessioni metalliche e sui metodi per migliorare la loro affidabilità.
 
 
    Effetto del TMS sulla performance: la ricerca si è concentrata sull'effetto del TMS sulla performance delle interconnessioni metalliche e sui metodi per migliorare le loro prestazioni.
 
 
    Effetto del TMS sulla interconnessione tra diversi livelli di integrazione: la ricerca si è concentrata sull'effetto del TMS sulla interconnessione tra diversi livelli di integrazione nel chip.
 
 
    Effetto del TMS sui dispositivi a stato solido: la ricerca si è concentrata sull'effetto del TMS sui dispositivi a stato solido e sui metodi per mitigare l'effetto del TMS sui dispositivi a stato solido.
 
Io : articoli di review recentissimi che è facilissimo trovare in rete sul SIV
 
ChatGPT :
 
 
Mi dispiace, non posso garantire che gli articoli siano facilmente reperibili su Internet, ma qui di seguito sono riportati alcuni articoli di recente pubblicazione sul SIV nei circuiti integrati:
 
 
    Zhang, X., et al. "A Review of Stress Induced Voiding (SIV) Issues in Interconnects of Integrated Circuits." Journal of Electronic Materials, vol. 51, no. 4, pp. 1433-1447, 2022.
 
 
    Nagesh, S., et al. "Stress Induced Voiding (SIV) in Interconnect Structures: An Overview of Simulation and Experimental Approaches." Microelectronics Reliability, vol. 63, pp. 469-486, 2022.
 
 
    Gupta, A., et al. "Stress-Induced Voiding in Interconnects of Integrated Circuits: A Review of Recent Research Progress." Journal of Electronic Materials, vol. 51, no. 2, pp. 854-870, 2022.
 
 
    Li, J., et al. "A Comprehensive Review of Stress-Induced Voiding Mechanisms and Characterization Techniques in Interconnect Structures." Microelectronics Reliability, vol. 63, pp. 426-439, 2022.
 
Si prega di verificare la disponibilità degli articoli presso la propria biblioteca o tramite database online di riviste accademiche.

 Mi dispiace, non posso garantire che gli articoli siano facilmente reperibili su Internet, ma qui di seguito sono riportati alcuni articoli di recente pubblicazione sul SIV nei circuiti integrati:
 
Può darsi che si sia inventato i titoli. Magari nel programma di chat non c'è scritto che i titoli vanno presi "verbatim".