Newsgroup: it.scienza.fisica
Titolo: Limite fisico del "Clock"

Attualmente mi sembra che la velocità di Clock dei più potenti processori
per PC sia sui 733 MHz.
Un segnale che cambia nel tempo con una frequenza v, è sempre un campo
elettrico che si propaga con la velocità c (in pratica un'onda
elettromagnetica); di conseguenza la lunghezza d'onda l associata al segnale
vale
l=c/v.
Per v=733 MHz si ha l=40 cm.
Per v=60.000 MHz si ha l=0.5 cm
Quindi mi sembrerebbe che questa velocità di clock costituisca un limite
fisico per almeno due ragioni:
1. Perchè le memorie RAM sono aggiornate nei fronti di salita del clock e
quindi non vi sarebbe simultaneità a meno di concentrare tutti i chip in
meno di mezzo centimetro;
2. Perchè un segnale a questa frequenza comincerebbe a diventare luminoso;
non credo sia possibile costruire oscillatori a questa frequenza con
componenti a semiconduttore o con cristalli di quarzo. Si potrebbe
utilizzare laser e fotodiodi, poi però si dovrebbe sostituire ogni "filo"
con una guida d'onda e calcolare le induttanze di ogni singolo componente
per la trasmissione dei segnali.
Mi piacerebbe che qualcuno si divertisse ad analizzare, magari in modo più
preciso di quanto ho fatto io, questo secondo punto per determinare una
stima della massima velocità di Clock.
Sir Launcelot

 stima della massima velocità di Clock.
Non porre limiti, tanto verranno superati. Una volta si diceva che i MOS
con canale piu` corto di qualche micrometro non potevano essere
costruiti e comuqnue non avrebbero funzionato. Poi si sono visti i mos a
1 um. Stasso discorso per quelli submicrometrici: i processori attuali
sono dalle parti di 180 nm di lunghezza di canale. Si sta lavorando sui
mos a 50 nm di canale, in cui gli ioni del drogante cominciano ad essere
contati ad uno ad uno 9non si possono piu` fare approssimazioni in
media). E per il momento non si vedono limiti alla integrazione (e alla
velocita` di clock).
Franco

 stima della massima velocità di Clock.
In effetti qualcuno si e' gia' preoccupato gia' negli anni '80 (e anche
prima)
di dare delle stime sui limiti fisici delle tecnologie a semiconduttore.
Se ti interessa analizzare i limiti e le problematiche inerenti il clock
puoi vedere il libro: C.Mead, L.Conway - "Introduzione ai sistemi
VLSI"  (ed. italiana della Franco Angeli). E' un po' vecchiotto ma
alcune problematiche che pone sono di carattere generale. In
particolare il cap. 7 (sistemi di temporizzazione) si occupa proprio
del clock, dei problemi tecnologici e dei limiti fisici che esso implica.
Piu' in generale sempre il cap. 9 dello stesso libro (la fisica dei
sistemi computazionali) e' una analisi di tutti i vari meccanismi che
limitano le prestazioni dei sistemi a semiconduttore (limiti quantici,
limiti computazionali, limiti termodinamici). E' veramente molto
interessante.
Andrea Francinelli
a.fran...@libero.it

 ha scritto nel messaggio
news:8ncpah$c1g$1...@nslave1.tin.it...
|
| Attualmente mi sembra che la velocità di Clock dei più potenti processori
| per PC sia sui 733 MHz.
Sono arrivati al GigaHz (sia Intel che AMD, sul mercato prima
quest'ultima).
Ho letto da qualche parte che si sia vicini al limite del silicio, sia come
miniaturizzazione che appunto di clock, e che si studi gia' qualcosa
a livello molecolare. Sarei curioso di saperne qualcosa di piu' da chi
sicuramente ne sa' piu' di me.
___________________________________________________
James Tiberius Kirk, matricola SC 937-076 CEC
Nato a Riverside, nello Iowa, USA, Terra il 1277.1 (26/03/2233)

 Per v=60.000 MHz si ha l=0.5 cm
[...]
Questo ragionamento e' ben conosciuto da chi fa elettronica per i
computers. Ti sei mai domandato perche' le schede madri dei computer
arrivano fino ad un massimo di 133MHz (forse 200 ma non ne sono sicuro)?
Per il semplice fatto che se si aumentano ancora le frequenze non si
possono piu' semplicemente considerare le equazioni di Kirchhoff, ma
entrano in gioco le equazioni di linea. Tempo fa ne ho discusso con un
amico, e siamo giunti alla conclusione che fra un po' l'aumento
vertiginoso delle frequenze rallentera' fortemente e si cominceranno a
vedere computers che per sopperire a questo manco inizieranno ad inviare
dati a blocchi di bit sempre piu' grandi (gia' oggi una playstation 2
funziona a 128bit).
Ciao
Scola

 velocita` di clock).
Per ora si lavora solo a cercare dei sistemi economici per poter
realizzare dei canali a 100nm. A dire il  vero anche la tecnologia dei
pentium III a 180nm produce, tramite dei processi particolari di
ossidazione ai lati della griglia, dei canali di 120nm. Ad ogni modo la
tecnologia MOS che si conosce ora e' destinata a scendere fino ai 50nm,
poi non si sa. I problemi da risolvere sono comunque tanti: per esempio
per i processi litografici si cercano delle nuove sorgenti luminose
ultraviolette con lunghezze d'onda sempre piu' piccole, si sono fatti
dei test con fasci di elettroni,... L'ossido di isolazione pone un
grande problema: per quel che riguarda l'ossido di gate, si cercano dei
nuovi materiali (non piu' il caro SiO2) con costanti dielettriche piu'
elevate per poter isolare meglio (il limite del gate in SiO2 e' attorno
ai 2nm, e oggi si arriva ai 3nm). Per l'ossido di isolazione invece si
cercano dei materiali con costanti dielettriche inferiori al silicio per
diminuire gli effetti capacitivi. Migliorare la tecnologia MOS e' ancora
possibile, anche se devono essere fatte ancora molte ricerche. Il
problema, se si vuole scendere sotto i 50nm e' il doppaggio del silicio.
Si e' calcolato che con le concentrazioni usate oggi per doppare, in un
ipotetica tecnologia MOS a 20nm ci sarebbe 1 atomo di impurita'.
Costruire simili dispositivi diventa quindi impossibile. 
Si stanno cercando delle vie alternative a questo: esistono dei
dispositivi molecolari (si veda l'ultimo numero di le scienze). Si
stanno concependo dei dispositivi in grado di captare il passaggio di un
singolo elettrone, ma questa per ora e' ancora fantascienza...
Poi c'e' una speranza nuova: i computer quantistici (anche se secondo me
per i prossimi 20 o 30 anni non restera' che una masturbazione mentale).
Ciao 
Scola

 entrano in gioco le equazioni di linea.
E' gia da parecchio tempo che nella progettazione di circuiti digitali si
usa il formalismo delle linee di trasmissione ( o quantomeno si tiene conto
dei fenomeni di riflessione, disadattamento di impedenza ecc.).  Sull'
ultima motherboard che ho comprato, ho notato che ci sono parecchie piste
disegnate a serpentina, evidentemente per formare delle induttanza con
funzione di adattamento di impedenza.

 Franco
Sono d'accordo con te riguardo quanto hai affermato sul limite tecnologico,
ma il limite fisico è concettualmente diverso ed è importante studiarlo
perchè evita di indirizzare la ricerca tecnologica in settori che
troverebbero dei muri insormontabili, con dispendio inutile di risorse.
Probabilmente è difficile trovare una netta separazione tra i due limiti,
quando non appare subito invocato un principio fisico ed allora è sbagliato
essere scettici e diffidare da ciò che non si conosce.
Può darsi che in questo caso non esista limite fisico, ma se esiste, per sua
natura non può essere superato; esempio banale: nessuno potrà mai inventare
un'astronave che viaggia più veloce della luce, anche se la tecnologia
riuscirà a produrre motori a "Warp-Drive" con fusione materia-antimateria
(per chi ha visto un po' Star Trek..;-)
I principi fisici che compaiono, per esempio, quando si scende al
microscopico possono essere il principio di indeterminazione o il teorema di
fluttuazione e dissipazione ed allora c'è poco da fare... per il secondo si
potrebbe abbassare la temperatura, ma allora si manifesta il rumore 1/T e si
finisce solo per girare intorno al muro senza scavalcarlo.
Una considerazione riguardo la mia domanda iniziale: stavi parlando di
miniaturizzazione dei canali dei MOS e delle integrazioni; come sono
connesse queste alla velocità di clock?
Mi sono fatto un'idea sulla spiegazione, ma non so se sono andato
vicino....;-))
Nella mia breve esperienza di laboratorio 3 ho realizzato un oscillatore con
un transistor J-FET e tre condensatori nella rete di Feedback; la frequenza
dipendeva dalla capacità dei condensatori, ma trattandosi di circuteria non
lineare, dato che il transistor andava in saturazione, deduco che la
frequenza dipenda anche dalla struttura del transistor (i condensatori
potrebbero essere sempre sostituiti con diodi a semiconduttore).
Quindi probabilmente si dovrà andare a valutare il tempo in ns che impiegano
i portatori di carica maggioritari ad attraversare il canale  (... ed il
limite fisico viene a trovarsi probabilmente sulla dimensione minima del
canale di un transistor C-MOS)
Ciao
Sir Launcelot

[...]
Direi di si' caro Lancillotto :-)
Uno dei forti limiti alle velocita' nei circuiti integrati logici
e' dato dalle capacita' parassite dei MOS (questo almeno nelle logiche
di tipo CMOS) che sebbene piccole all'ingresso (ordine dei femtofarad)
possono risultare "amplificate" dall'effetto Miller. In pratica lo stato di
ingresso delle varie porte e' un bel filtro RC, passa basso. Sia la R che
la C sono legate alle dimensioni fisiche del canale.
Con riferimento alle logiche di tipo CMOS, ci sono varie tecniche
che si utilizzano per ovviare questi problemi:
utilizzo di superbuffer, circuiti tipo pipeline e clock a piu' fasi,
metallizzazioni in rame piuttosto che in alluminio (questa, come saprai
e' l'ultima novita'),e infine la tecnica dello scalamento (o anche
"scaling",
o "shrinking") che e' quella alla quale accennavi.
A conti fatti si puo' vedere che una riduzione di un fattore A delle
dimensioni di un chip, porta ad una riduzione di un fattore A
del tempo di propagazione (e di un fattore A^2 della potenza
dissipata - questa e' una delle ragioni del successo della logica
CMOS rispetto ad altri tipi di logica).
Altri problemi dei circuiti "clockati" (logici sincroni), e forse sono
quelli piu'
sentiti nelle alte velocita', riguardano la sincronizzazione e la
distribuzione del
segnale di clock lungo tutto il chip. Il problema puo' sembrare simile a
quello
accennato sopra ed in effetti la radice e' sempre la stessa: la resistenza
finita
dei percorsi tra porta e porta. Il problema e' il seguente ed e' semplice da
capire: le piste di clock sono quelle che di norma attraversano tutto il
chip,
o comunque quelle con un fan out maggiore. Il problema sta nel fare in modo
che un evento sincrono sulla porta A venga riconsciuto come sincrono anche
sulla porta B che sta, ad esempio, da una altra parte del chip. Comunque ci
sono varie tecniche per minimizzare problemi di "skew", a partire da una
buona geometria delle piste di clock.
Se ti interessano questi argomenti prova a rintracciare il libro che ti
ho indicato in una precedente mail o magari uno piu' attuale. Non e' il
massimo della novita' ma trovi sicuramente spunti storici e di riflessione,
nonche' esperienze "vissute" sul campo. Del resto anche questo libro
non e' esente da errori. Infatti il cap. 1 si chiude con la seguente frase:
"Infine pare esistere un limite fondamentale di circa 1/4 di micron
di lunghezza di canale per cui alcuni effetti fisici, quali l'effetto tunnel
attraverso l'ossido di gate e fluttuazioni nella posizione delle
impurita' nelle regioni di svuotamento, cominciano a rendere
impraticabile l'uso di dispositivi con dimensioni inferiori".
Come puoi notare da te, questa previsione e' stata ampiamente
smentita dai fatti.
(il libro e' della fine degli anni '70 - anche se molti principi,
soprattutto
alcune metodologie progettuali, rimangono comunque validi)
Ciao.
Andrea Francinelli
a.fran...@libero.it