Newsgroup: it.scienza.fisica
Titolo: Legge di Moore

E' rispettata da ormai diversi decenni e tradotta nel linguaggio delle
simulazioni numeriche (ho in mente un grafico di un articolo di Spergel
et. al del 2005 dedicato in particolare agli "esperimenti" numerici in
cosmologia) significa che ogni 10 anni aumentano di 100 volte circa le
"particelle" simulabili.   
Fino a quando è prevedibile che possa essere sostenuto un andamento simile?
C'è qualche previsione su quando saranno presumibilmente raggiunti dei
limiti fisici in grado di invalidarne la progressione attuale?
E il cambiamento di paradigma tecnologico (che so, passare dai calcolatori
a chip elettronici a quelli ottici, per non parlare del futuribile e
immaginifico calcolatore quantistico) in che modo potrebbe "allentare" le
costrizioni delle limitazioni fisiche fondamentali?
Saluti,
Aleph    
-- 
questo articolo e` stato inviato via web dal servizio gratuito 
http://www.newsland.it/news
 segnala gli abusi ad 
ab...@newsland.it

 limiti fisici in grado di invalidarne la progressione attuale?
Qualcuno sostiene che ben prima dei limiti fisici saranno quelli 
ecnomici ad arrestare la legge di Moore:
http://news.cnet.com/8301-13924_3-10265373-64.html
Limiti economici che potrebbero forse essere superati cambiando la 
tecnologia. Ma questa, al momento � futurologia.
Giorgio

 costrizioni delle limitazioni fisiche fondamentali?
Ci sono gia' piani per i prossimi anni: i nuovi processori Intel sono
a 32 nm, e passeranno a 22 nm a fine anno o l'anno prossimo (NVidia e
AMD passeranno a 28 nm verso questo autunno con le nuove GPU).
I nodi successivi per Intel (che e' la piu' avanti) sono il 16 nm
verso il 2013 e 11 nm dopo il 2015. E' assai probabile che nei nuovi
nodi verranno introdotte nuovi materiali e tecniche (come e' stato per
gli ultimi 5 nodi: strained silicon per i 90 e 65 nm, high-k e metal
gate a 45 e 32 nm).
Come detto da Giorgio Pastore, i limiti economici non sono da
sottovalutare (una singola Fab da 22 nm e successivi costa tra i 5 e i
10 miliardi di dollari), cosi' come le difficolta' di design: bisogna
cambiare metodologie, flussi di design eccetera, cosa difficile e
costosa per un'azienda. Senza contare che dispositivi cosi' piccoli
soffrono di variazioni da dispositivo a dispositivo tremende (se un
MOS ha un canale di 50 atomi, 5 atomi in piu' e hai gia' uan
variazione del 10% :) , che rende difficilissimo creare librerie per
il design (cioe' in fase di design _non sai_ di preciso cos'e' che
verra' fuori, non sai se i ritardi delle porte e delle
interconnessioni saranno proprio quelli detti dai simulatori, per non
parlare della potenza, che non viene mai giusta :)
In soldoni, difficile capire come evolvera' questa tecnologia dopo il
2020.
Ma dovremmo aver raggiunto la soglia "exaFLOPS" per allora :)
Pleg

 costrizioni delle limitazioni fisiche fondamentali?
Direi che potrebbe variare di molto il valore massimo della logistica, 
ma di pochi anni, al piu' decenni, la posizione del punto di flesso. A 
meno che il loro sfruttamento tecnologico non risulti molto piu' 
complicato delle rosee aspettative attuali, il che potrebbe trasformarne 
l'andamento evolutivo in una serie di logistiche "a gradini".
-- 
TRu-TS
Buon vento e cieli sereni

 gate a 45 e 32 nm).
...
C'è una qualche relazione che mette in relazione i consumi energetici
delle CPU (in calo) al livello di integrazione della tecnologia utilizzato?


 delle CPU (in calo) al livello di integrazione della tecnologia utilizzato?
No non proprio, ci sono troppi parametri in gioco.
La potenza dinamica (quella consumata dalle porte logiche per
commutare) scala in modo abbastanza predicibile (*), anche se ormai ad
ogni generazione si aggiunge qualche nuovo trucco per tenere insieme
la baracca, quindi non e' piu' semplice come una volta.
La potenza dissipata sulle interconnessioni cresce di generazione in
generazione, specie in confronto alla potenza usata dalle gate (i
transistor possono diventare piu' piccoli ma i fili di
interconnessione piu' piccoli di tanto non possono diventare, specie
se devono portare 100 Ampere...); le interconnessioni dipendono
strettamente dalla tecnologia, dal floorplanning e dalla bonta' degli
algoritmi di routing automatico, e non conosco nessuna formula
(nemmeno molto approssimata) per dire come evolve da un nodo
litografico al successivo.
La potenza di leakage e' cresciuta col tempo ed e' ora uan componente
dominante (puo' essere circa il 30% dell'intero consumo).
Curiosamente, il leakage deve essere tenuto "alto abbastanza" :)  il
motivo e': per ridurre il leakage devi aumentare la tensione di soglia
dei MOS (in modo da "spegnerli" bene), ma questo li rende piu' lenti
(serve piu' corrente e tempo per portarli da OFF a ON e viceversa) e
quindi le prestazioni del chip scendono. Bisogna trovare il giusto
compromesso tra velocita', potenza dinamica e potenza di leakage, e
questo punto ottimo puo' cambiare da tecnologia a tecnologia.  Non
c'e' una formula per dire come scala da una all'altra.
E infine, col passare del tempo ci sono tecniche di risparmio
energetico sempre piu' sofisticate, che sparigliano i conti in modo
impredicibile (es.: simulazioni preliminari mostrano che la nuova
architettura Kepler delle GPU NVidia consuma quasi la meta' della
precedente architettura Fermi, a parita' di nodo tecnologico (28
nm) ). Queste tecniche includono cose come:
* regolazione di tensione e frequenza: via software, o tramite monitor
hardware, si puo' decidere di abbassare frequenza e tensione (prima la
ferquenza, poi la tensione :) quando il chip e' "scarico" e ha poco da
fare; questo salva molta energia in idle
* power gating: quando pezzi di chip sono inattivi per parecchio tempo
e' possibile spegnerli completamente (l'unico modo di annullare il
leakage)
* clock gating: quando pezzi di chip sono inattivi per poco tempo e'
possibile togliere il clock ai flip-flop di quel pezzo, in modo da
risparmiare la potenza dissipata dall'albero di clock e dal suo carico
Queste dipendono strettamente da scelte architetturali e capacita' di
design.
In praticam, ormai si e' raggiunto il limite superiore, e la potenza
di calcolo e' limitata solo dal consumo energetico (~100 W per CPU
desktop, ~200 W per le GPU desktop, <5 W per gli smartphone, ...).
Quindi possiamo dire che il consumo restera' circa costante, e la
potenza di calcolo aumentera' per quanto permesso dalle prestazioni
per Watt.
Pleg
(*) Per ~30 anni si e' proceduto con il "Dennard scaling", piu' o meno
(a memoria): ad ogni generazione riduci di A la lunghezza minima e la
tensione di alimentazione; il campo elettrico rimane uguale; i
drogaggi devono crescere di A (credo?), le capacita' scendono di A e
quindi anche la corrente per pilotarle, il consumo di energia scende
di A cosi' come il ritardo, e l'area scende con A^2.
Questo molto idealmente.

 Fino a quando è prevedibile che possa essere sostenuto un andamento simile?
breve parentesi epistemologica
mi meraviglia il fatto che (a meno che la cosa mi sia sfuggita) 
nessuno abbia fatto notare che non esiste la legge di Moore o che per 
lo meno sarebbe più proprio chiamarla congettura di Moore (anche se 
questo è in un certo senso già implicito nella domanda del tuo post)
è come la storia del tacchino di Russel che tutte le mattine alla 
stessa ora riceveva il mangime e da questo fatto aveva dedotto che 
questa fosse una legge ineluttabile... ma poi arrivò il thanksgiving 
day... :-)
chiusa la parentesi epistemologica, l'ultima (in ordine temporale) 
speranza di poter estendere il grafico di Moore è riposta nella 
molibdenite:
Ecole Polytechnique Fédérale de Lausanne (2011, January 30). New 
transistors: An alternative to silicon and better than graphene.
www.sciencedaily.com/releases/2011/01/110130194145.htm
-- 
bye
!(!1|1)

 questo � in un certo senso gi� implicito nella domanda del tuo post)
Beh si' ma ormai si chiama cosi', e' solo un nome.  Il modo piu'
corretto sarebbe chiamarla "Un'osservazione che Moore fece nel '65",
ma non suona altrettanto bene :D
ftp://download.intel.com/research/silicon/moorespaper.pdf
Pleg

 a 32 nm, e passeranno a 22 nm a fine anno o l'anno prossimo
Quando si dice processo a xy nm cosa si intende?
Un transistor � fatto a strati, la parte pi� piccola che dimensioni ha
rispetto xy?
Mi sembra che gi� adesso si f� i conti con l'effetto tunnel, mi chiedo
quanto oltre si pu� andare.

 rispetto xy?
In effetti quel numero non e' piu' molto significativo, e da un pezzo,
ma e' rimasto per dare l'idea dell'avanzamento tecnologico.
In origine era definito come la meta' della minima distanza tra due
stip di Metal1 con contatti, tipicamente nelle DRAM (facile eh? :)
Puoi vederlo qui:
http://www.itrs.net/Links/2009ITRS/Home2009.htm
guarda lo "executive summary", figura 1.
Ma le varie dimensioni del chip sono via via scalate in modo diverso,
e quel numero non ha piu' molto senso. Ad esempio la lunghezza minima
del gate dei MOS e' molto piu' piccola di quel numero, puo' essere
meno della meta'. Vedi qui:
http://spectrum.ieee.org/semiconductors/design/shrinking-possibilities/0
prima figura, e il paragrafo appena sopra di essa.
Pleg

 costrizioni delle limitazioni fisiche fondamentali?
Nel ~1920 Henry Adams notava l'esponenziale aumento della velocità dei
suoi viaggi passati fra Europa e USA, estrapolando che nel ~1940 il
viaggio sarebbe stato istantaneo... chiaramente tutti i fenomeni di
questo tipo vanno incontro a limiti fisici. Se anche Adams avesse
potuto prevedere nuove forme di trasporto più comode e veloci (es
aereo) difficilmente avrebbe potuto immaginare come la tecnologia ha
oggi ridotto, in un certo senso, la necessità stessa di viaggiare.
Credo non sia possibile rispondere alle domande (e in particolare
quella sugli scenari futuri basati su nuovi paradigmi tecnologici) ma
non escluderei, a proposito di simulazioni cosmologiche, l'avvento di
differenti approcci di calcolo (o di modellizzazione) meno legati alla
potenza di calcolo.