Newsgroup: it.comp.hardware.overclock
Titolo: Overclock e info su K6-III (per GTREVIZE)

Salve volevo sapere se c'è qualcuno che possa darmi qualche spiegazione
sui K6-III .
Prima di tutto volevo sapere secondo voi se saranno overcloccabili e
quanto , considerando che sono processori al limite della loro
tecnologia ( 0.25 micron , credo ) ? Con i vari 450 , 500 e 550 fino a
quanto si potrà arrivare e , quindi quale è meglio comprare per ottenere
la frequenza più alta possibile ?
Un'altra cosa , dato che il K6-III avrà 256 Kb di cache L2 on die , è
conveniente avere tanta L2 sulla mobo o è quasi indifferente ? Ve lo
chiedo perchè ho una Asus P5A-B che ha solo 512 Kb di L2 , è molto
penalizzante oppure va bene lo stesso ( una mobo nuova non me la posso
permettere ) ?
Ringrazio chi mi risponderà.
Ciao da Alessandro

permettere ) ?
dipende da cosa intendi per "conveniente". indubbiamente una L2 di 256k
fullspeed aumenta  le prestazioni della cpu, per cui per massimizzarle
occorre che anche tutto il resto del sistema sia adeguato. pero' il discorso
e' relazionale, cioe' riferito in percentuale. in sostanza hai un incremento
maggiore su una mobo con 2MB di L3 (e mi sembra pure ovvio) rispetto ad una
con 512k, ma anche su quest'ultima l'incremento c'e' e anzi avere una L2
integrata aiuta non poco. per sintetizzare, se la tua mobo supporta il  k6-3
montacelo tranquillamente.
ciao


E' uscito oggi... :-)
Stefano Ceccherini
Sostituire kappa con "k" x rispondere...oppure 
mar0...@ud.nettuno.it

 
dove????????
--
Posted from 
hotpoint.dcs.qmw.ac.uk
 [138.37.88.162]
via Mailgate.ORG Server - 
http://www.mailgate.org

 montacelo tranquillamente.
Sull'ultimo numero di PC Professional tedesco c'e' un articolo molto
interessante sul motivo per cui una L3 di dimensioni importanti e'
effettivamente di aiuto.
Non e' un fatto semplicissimo e si base essenzialmente sulla logica di
gestione della L2 interna e delal L3 esterna.
Basilere in questo e' il tipo di gestione delle scelte con cui inserire
un dato in una cache o nell'alra.
Se ci riesco in termini di tempo, tenetero' una traduzione.
-- 
Andrea Luigi Meneghini 
Perche' dovremmo preoccuparci della
grammatica, visto che siamo brave persone
Artemus Ward, Pyrotechny, 1872


e' l'incubo di ogni progettista.............. da una parte la tecnologia,
che permetterebbe di fare cpu a 1GHz, dall'altra il responsabile costi che
ti sega le gambe (nel senso letterale del termine) se solo ti azzardi a
proporre una resa sotto il 90%...........
ciao


interessante. purtroppo non conosco il tedesco per cui non so darti una
opinione in merito, ma da quello che dici la cosa sembra sensata (e' un po'
quello che succede con la L1 e la L2).
pero' mi sorge un dubbio: le mobo attuali sono progettate per vedere la
cache esterna come L2, quindi con un algoritmo tipico della L2; per
realizzare quello che dici invece il cs dovrebbe sapere che la sua cache e'
in realta' una L3 e agire di conseguenza. il pto e' che mentre la L1 e L2
sarebbero gestite direttamente dal cache ctrl sulla cpu, la L3 resterebbe
nelle mani del cs, per il quale sarebbe sempre una "L2", gestita quindi come
una L2. mah.... non ho idea di come amd abbia potuto risolvere una cosa
simile.....
ciao

 simile.....
In ogni caso a 'vedere' ci pensa il processore, per cui e' lui che
contiene le logiche con cui gestire le vari memorie.
Considera che i bus sono diversi per cui le diverse logiche non
conflittano.
In ogni caso i tecnici AMD hanno fatto un lavoro incredibile. Sui K6-3
ci sono dentro 22 milioni di connessioni, contro i 17 milioni dei PII


simile.....
Posso dirti questo: il nuovo bios della aopen ax59pro corregge un problema
relativo alla L3 col K6-III: senza il nuovo bios bisognava disabilitarla,
pena il malfunzionamento del sistema. Quindi probabilmente basta un
aggiornamento del bios x mettere le cose a posto...



mmmmhhhhh..... mi sa che c'e' un po' di confusione......... con connessioni
intendi mos????
il P2 ha 7.5M di mos, il mendo circa 19M.
se effettivamente il k6-3 ha solo 22M di mos allora hanno usato celle di
sram particolari, non std.
ciao


no, aspetta... non si parlava di far "vedere" la nuova L2 al bios (era il
problema del mendo all'inizio, ricordi?? invece il cesseron fungeva
tranquillo senza nessuna patch) che cmq la deve inizializzare nel modo
giusto, ma di come si possa cambiare l'algoritmo di caching del cs in modo
che il cs "veda" la cache montata sulla mobo come una L3, e la gestisca di
conseguenza.
questo secondo me, se non era stato esplicitamente gia' previsto (cosa
peraltro possibile e anzi probabile), non e' risolvibile via SW.
BTW, il tutto ovviamente funziona bene anche con L1 L2 "finta L2", ma puo'
funzionare molto meglio se la "finta L2" fosse una L3 (vedi alpha e molte
altre cpu risc).
ciao

altre cpu risc).
Capisco. Sul sito aopen dicono che "la L3 si puo' ora abilitare per avere un
incremento di prestazioni", usando la parola boost, quindi... boh, magari
hanno fatto qualcosa di nuovo...
Non hai idea dove si possano trovare informazioni in +? Magari chiedo a G.
Sartori....


 Magari chiedo a G.Sartori....
ottima idea. se vieni a sapere qualcosa di interessante posta sul NG, mi
raccomando!!!!
ciao