Newsgroup: it.comp.hardware.overclock
Titolo: RAM

Mi spieghereste cosa vogliono dire quelle sigle della ram ( es. 2-2-2,
3-3-3,
2-3-3, ecc ) ??
E la latency cos'č ???
Grazie 1.000.000 !!!

Questi parametri si settano dal bios o da qualche programmino di H.- Oda o
simili ???
Se il bios non avesse queste voci ??
Ho il penultimo bios ( o almeno credo che lo sia)  km1008 (K7M)  .
O si può fare solo con i PIII ??
:-) :-) !!

é possibile overclockare la ram (sia quella a 100mhz che quella a 133mhz) ?

 ha scritto nel messaggio
news:8ntrh8$4ph$1...@nslave1.tin.it...


 Grazie 1.000.000 !!!
Prego!
Duffy Duck

la mia č settata a 2-3-3 (su p3v4x)ma se provo a mettere 2-2-2 non
parte....con la sk madre di prima(p3c2000) invece andava.....che roba
č??????
--
3dfxemente MADAMA
(ICQ:79097683)

Sulla BE6-2 ho:
Ras to cas delay
Ras
Cas
Mi sembra che siano invertiti o mi sbaglio?
Nel senso che nel mio caso il cas è il 3° valore (quello + importante) il
RAS al 2° e allora il 1° è il TAC giusto?


 E la latency cos'è ???
e' in generale un ritardo
ciao

 disponibilità del dato per la lettura.
non proprio, almeno non a livello "pratico". infatti il Tac definisce solo
il ritardo tra il fronte del clock (supponendo che stiamo su un sistema
digitale che lavora "edge triggered") e quando il dato e' disponibile sulle
linee d'uscita della matrice dram. che pero' non significa che il dato e'
disponibile sul buffer d'uscita. infatti le specifiche pc100 impongono 6ns
per il Tac proprio perche' in realta' servono *almeno* altri 2ns per portare
effettivamente il dato sul buffer.
ciao

č quello che conta veramente, 3-2-2 migliora dell' 1% rispetto a 3-3-3
Verissimo, il valore piů importante č decisamente la CAS latency. :)
Sinteticamente:
CAS latency ->numero di clock ram intercorrenti fra l'attivazione del 
cas (column access strobe) ed l'arrivo del dato al buffer d'uscita 
della matrice (dato da: tempo di accesso alla colonna, di cui la ram 
č capace, diviso il tempo di clock, il tutto arrotondato all'intero 
superiore o uguale);
RAS precharge -> tempo di switch fra due banchi ram, espresso in n. di
clock ram;
RAS to CAS delay -> tempo intercorrente fra l'attivazione del cas e 
quella del ras (row access strobe), sempre in n. di clock ram.
BTW: il Tac cui fa riferimento Duffy Duck č, invece, il tempo 
necessario a stabilizzare i segnali in uscita, al termine di 
un'operazione: sulle pc-100, ad esempio, dovrebbe essere al max 6ns, 
per permettere la lettura in burst dei pacchetti. Essendo un ciclo 
ram x-1-1-1, gli ultimi tre invii devono avvenire in burst: uno ogni 
clock ram, che dura, a 100MHz, 10ns (quindi 6 garantisce un 
certo margine, considerando anche i 2ns necessari per la propagazione
dei segnali).
BTW2. se si vuol avere una guida ai numeretti che si possono leggere su
molti moduli ram (es: PC100 xyz abc etc. etc.), l'ho riportato recentemente
nel messaggio:
Message-ID: <8nouk2.3...@HerenotThere.hf9b5b70f.invalid>
-- 
Bye.
       Lem
--------------- 'CLOCK is what you make of it' ---------------
Nuovi numeri primi, con Prime95: 
www.mersenne.org/freesoft.htm

 ciao
Grazie per le precisazioni, ma io non sono un tecnico informatico o
simili e mi sono limitato a riportare quanto (poco) sapevo. Ogni
informazione aggiuntiva è ben gradita!
Grazie Duffy Duck

 informazione aggiuntiva è ben gradita!
lo scopo era proprio quello di riportare alcune info che magari potevano
interessare, non certo criticare il tuo msg. sorry se per caso il tono del
mio post e' stato frainteso.
ciao

 ciao
Non ho frainteso il tono del tuo messaggio, l'ho gradito molto, tanto
che l'ho salvato e stampato! Adoro questi messaggi tecnici, e il mio č
un rammarico per non essere cosě ferrato in argomento!!!!!!
RIBADISCO GRAZIE per ogni precisazione!
Duffy Duck