Newsgroup: it.comp.hardware.overclock
Titolo: domanda tecnica su transistor - urgentina

Ciao, devo farmi una domanda sui transistor comuni, i MOS: quando il
circuito viene chiuso con tensione alta nella base, questo transistor
dovrebbe chiamarsi mos. Al contrario quando viene chiuso con basse tensioni
si dovrebbe avere un transistor C-Mos. E' cosě?
Perchč in altre parti ho trovato che i transistor del primo tipo vengono
chiamati n-mos, i secondi p-mos, mentre il loro uso contemporaneo č
identificato dal C-mos (complimentary mos).
Qual č la giusta denominazione??
Grazie
    bye
        F@biuz


                Ciao Marco


Allora, nonostante sia passato dall'ultima volta che ho sfogliato un
libro di elettronica, vediamo se mi ricordo ancora qualcosa.
Ovviamente quello che ti dico e molto molto semplificato, la realtà
(purtroppo per chi deve progettare) è tremendamente complicata.
Allora i mos sono i transistor base per tutte le famiglie logiche
unipolari (CMOS, transmition gate, logica dinamica, a rapporto, pseudo
nmos, ecc...) di questi transistor ne esistono due tipi: N e P
La struttura di un MOS è semplice e per certi versi ricorda quella di
un condensatore (effettivamente un MOS è un condensatore...)
La struttura di PMOS  (per l'NMOS inverti le polarità dei drogaggi) è
                                        Gate
                                             |
              Drain       --- strato metallo---      Source  
                   |           --- strato ossido ---          |
----------------------------------------------------------------------
|           | sacca P |    ----canale P----      |sacca P|    |
|                                                                                     |
| substrato  N                                                               |
----------------------------------------------------------------------
dove con P e N si intendono delle zone drogate (con impurità) Positive
(eccesso di carica +)  e Negative (eccesso di cariche N)
Il MOS è quindi un componente a tre terminali (in realtà ne ha
quattro) Drain, Gate e Source. In determinate condizioni sotto il gate
(nel substrato) si forma un canale su cui possono passare delle
cariche elettriche, che risulta essere "controllato" dalle tensione
applicata sul gate: in pratica è un interruttore comandato in
tensione.
Quindi una semplice porta not potrebbe essere questa
                       | vdd
                  |---|--------------- out
 input-----| |
                  |---|
                       |
                         massa
supponendo di avere a che fare con un nmos applicando in input vdd (es
3v) si crea il canale quindi (molto molto semplificato) un corto
circuito e l'uscita va bassa (massa 0 volt). Se lnput è basso
(massa=0v) il canale non c'è quindi e come avere un circuito aperto e
l'uscita è alta (vdd). Ecco realizzato il nostro inverter mos (che è
la porta base per progettare qualsiasi porta + complessa)
Lo step successivo (in realtà ci sono molte altre tipologie di
famiglie logiche)  è l'inverter CMOS che utilizza 2 mos uno N ed uno
P. Ciò viene fatto perchè l'inverer che ne viene fuori ha proprietà
(tra cui la scomparsa o quasi della dissipazione statica) migliori
rispetto a quello ad un singolo mos.
questo è lo schema
                                     | VDD
                                |---|
                      ---| P | 
                      |        |---|
                      |             |--------------- output
 input   ------ |             |
                      |        |---|
                     ---| N | 
                               |---|
                                    | massa
 
Quello di sopra è un PMOS, quello di sotto è un NMOS.
Quando input è alto (es vdd=3V) il pmos è un circuito aperto mentre
l'NMOS e un circuito chiuso, l'uscita è bassa. Se l'input è basso
(massa=0v) il PMOS è un c.c. mentre l'NMOS è un c.a, l'uscita è alta.
Ecco realizzata la nostra porta, che ha il notevole vantaggio di non
avere i due transistor (in realtà è parzialmente vero) nello stato di
c.c. contemporanemente con il notevole risparmio di potenza
dissipata...
Detto questo mi fermo, ma se tutto può sembrare facile a livello
statico non è così a livello dinamico cioè nello studio dei tempi di
risposta e delle transizioni, tutto infatti dipende dagli effetti
capacitivi (che si sovrappongono) che a sua volta dipendono dalle
dimensioni e dalla tecnologia (effetti canale corto, ecc...).
Dopo che sono stati costruiti i mattoincini elementari (registri,
sommatori, ecc...) per il progetto dei circuiti digitali complessi
(tipo i microprocessori) si passa ad un livello di astrazione
superiore(Linguaggi tipo il VHDL-RTL) ed eventualmente alla
simulazione analogica con SPICE (utilizzando livelli sempri più
raffintati per la modellizzazione dei particolari effetti)
Spero di essere stato chiaro e di non aver detto qualche fesseria, (è
un bel po' che non tratto tematiche elettroniche)...
bye bye
Peppe 

grazie 1000
bye bye
    F@biuz

