Newsgroup: it.comp.hardware.overclock
Titolo: pinnatura thoro

http://www.beachlink.com/candjac/TbredDecode0.htm
ora il moltiplicatore é settato dagli L3, che usa i 5X, 1X, 2X, 4X, 8X
ma rimappati.
gli L3,L4,L10 vengono usati x "far capire" alla mobo il moltiplicatore
attualmente utilizzato mi pare.
gli L11 sono rimasti uguali ai palomino
lucu cosa ci dici di sto thoro allora?
dici che una mod tipo quella della ecs mirata solo agli L3 funzionerebbe?

 ma rimappati.
x essere + precisi:
ogni L3 ha un certo valore di moltiplicatore, e sommando i contatti
aperti si ottiene il moltiplicatore
i bridges sono 5, il primo vale 0.5x, il secondo 1.0x, il terzo 2.0x,
il quarto 4.0x e il quinto 5.0x.
X avere moltiplicatori da 5.0x a 10.5x bisogna settar un moltiplicatore
+ basso di 3.0x sugli L3; se voglio settare 9.0x dovrò settare 6.0x
sugli L3, quindi dovrò avere i bridges così: | | : : |
i contatti aperti abilitano quel L3, e la somma degli L3 aperti da il
moltiplicatore,
a cui va aggiunto 3.0x se é fra 5.0x e 10.5x e fra 13.0x e 18.5x.
X avere moltiplicatori da 11.0x a 12.5x bisogna settare sugli L3 un
moltiplicatore
+ basso di 11.0x sugli L3; se voglio settare 12.0x dovrò settare 1.0x sulla
cpu,
ossia | : | | |
X avere moltiplicatori da 13.0x a 18.5x vale il discorso x quelli da 5.0x a
10.5x
Inquietante il particolare che i bridges aperti su TUTTA la cpu sono aperti
con delle
fossette, e bridges chiusi non hanno fossette e neanche un punto di contatto
fra i 2 poli dello stesso bridges, si nota solo che il pcb é + chiaro in
corrispondenza
del bridge chiuso.
X quanto riguarda gli L1 sono uniti di default, ma nell'url sopracitato li
hanno uniti
con della vernice.

"Karplus" <karplus@SEE_YAsofthome.net> ha scritto nel messaggio
news:sSFN8.3606$j65....@twister1.libero.it...

stavo leggendo i vari articoli, ma mi pare strano che la circuitazione sia
stata fatta esclusivamente sgli L3..
il molti su palo e TB ( nei TB non c'era L10) era programmato tramite
L3-L4-L10 e L6, ma forse unendo gli L1 gli L3-4-10 vengono eliminati e si
usano solo gli L6.. forse i thoro chiamano gli L6 come L3, su 5 fid e
annullano i segnali richiesti per i reali L3-L4-L10 tramite la chiusura
degli L1... per ora e' ancora presto per sapere come hanno settato i bridge
sui thoro ( bisogna vedere se anche le cpu non sample hanno igli L1 chiusi),
ma se le mobo sono compatibili TB-palo e thoro, il bus deve per forza di
cose essere lostesso, e funzionare allo stesso modo.

e sul particolare che i bridges aperti su TUTTA la cpu sono aperti
con delle
fossette, e bridges chiusi non hanno fossette e neanche un punto di contatto
fra i 2 poli dello stesso bridges, si nota solo che il pcb é + chiaro in
corrispondenza
del bridge chiuso che mi dici?

"Karplus" <karplus@SEE_YAsofthome.net> ha scritto nel messaggio
news:U7_N8.8118$Kt3.1...@twister2.libero.it...

a me sembra che siano chiusi, ma "sottopelle".. tu non trovi?


si, infatti lì il pcb é + chiaro!
Uhm, la vedo dura allora x aprire/chiudere i ponticelli bisognerà fare
le schifezze con l'attak e incidere il pcb x aprire i bridges sottopelle!

 le schifezze con l'attak e incidere il pcb x aprire i bridges sottopelle!
bhe'.. qualcosa c'inventeremo..
io vorrei provare un thoro sulla mia a7v.