Newsgroup: it.comp.hardware.overclock
Titolo: athlon 4 vs athlon = maggiore superfice

comparando due foto relative all'athlon 4 a confronto del tb
( 
http://www.lostcircuits.com/cpu/palomino/tbird-palomino.jpg
 )
 ho cercato di estrapolare tramite programmi di grafica la superficie dei
core;
e' risultato che l'A4 ha una superficie maggiore del 7.5% in piu' circa, il
che e' logico visto che l'A4 ha 37.5 milioni di transistor in piu', mentre
l'athlon tb "solo" 37.
la cosa che mi risulta strana e' che il mezzo milione di transistor in piu'
sono in realta' il 13% in piu', sistemati in solo il 7,5% in piu'....
nessuno conosce le reali superfici del due core?

 ha scritto nel messaggio
news:QlUa7.6377$fA3.2...@news.infostrada.it...


 ha scritto nel messaggio
news:1OUa7.112260$Qf6.7...@news2.tin.it...



 
http://www.amdzone.com/articleview.cfm?articleid=715
ciao G.L.I.S.

 ha scritto nel messaggio
news:9khldf$ahl$1...@nreadA.inwind.it...

grazie per il link G.L.I.S... non avevo sbagliato di troppo con la
comparazione grafica, solo dell'1% ;
128/120 mm2 solo il 6.66% in piu' di superficie per il 13.5% in piu' di
transistor...
ma..
forse ho trovato l'impiccio... i transistor dovrebbero essere su piu'
strati.. 5, o sbaglio?
insomma la curiosita' era se avessero o meno aumentato la superficie senza
transistor, per aumentare la superficie di contatto e dissipare meglio il
calore, perche' quel 20% in piu' mi incuriosisce.

 Potrebbe essere, o forse, "solo" le interconnessioni sono a 0.18ľ , mentre i transistors a
0.13ľ...
....considerato anche la riduzione del 20% di energia.
Non dovrebbe poi essere cosě inpossibile visto che nel 2005 dovrebbero essere a 0.7ľ.
ciao G.L.I.S.

 ciao G.L.I.S.

 wrote in message
news:1OUa7.112260$Qf6.7...@news2.tin.it...


 Chissa quanto scalderà...........

 ha scritto nel messaggio
news:9kho68$bri$1...@nreadA.inwind.it...

Magari 0.07ľ...

 > ciao G.L.I.S.
non credo GLIS.. se avessero adottato il processo a 0.13 l'avrebbero fatto
su tutto il core a questo punto.. riproggettare per riproggettare avrebbero
comunque adottato tutto il core allo stesso modo..
No.. effettivamente credo che la questione sia da vedere sul multistrato del
chip; quegli 8 mm2 in piu' potrebbero essere 40 (8x5 strati), e potrebbero
aver ottimizzato gli spazzi morti.
 ma il dubbio mi martella quando penso che facendo una semplice proporzione
ci si puo' chiedere:
se 37.0 M di trans. stanno in 120 mm2 , quanti mm2 ospiteranno 37.5 M di
trans.?
37.5 x 120 / 37.0 = 121.6
questo dato pero' non e' veritiero, in quanto stiamo paragonando una
superficie ( un quadrato) con una quantita' semplice, che effettivamente
descrive una figura geometrica ( un transistor ha una sua superficie);
credo che la proporzione deve essere effettuata sui quadrati, il che
darebbe:
37.5 elevato al quadrato x 120 mm2 / 37. elevato al quad. = 123.3 mm2
sempre meno di 128 mm2 dichiarati!
insomma, la mia idea e' che l'ottimizzazione dello smaltimento del calore
sia stata ottenuta aumentando la superficie piu' del necessario, in modo
maggiore di quello necessario ad ospitare quel mezzo milione in piu'; cosi'
facendo sono riusciti ad allargare le trame sui punti piu' caldi del core,
dando maggiore superficie di scambio, in questo modo i filamenti si scaldano
di meno e hanno d'altra parte minore resistenza, che genera minor calore, ed
e' necessario alimentare il core con minore energia ( l'A4MP e' un 1200, e
il mio TB 1200 axia regge quella frequenza a soli 1,50v, non molto distante
dagli 1.45v dichiarati per il palomino 1200).
La stessa curiosita' mi viene pensando ai nuovi coppermind-T, i p3 a 0.18
micron alimentati secondo le specifiche dei tualatin ( e come mai intel fino
a 6 mesi fa' non riusciva a far andare i 1133); di questi processori ancora
so' pochi dati, ma la superficie dovrebbe essere piu' estesa del coppermind
normale; nessuno sa' darmi indicazioni al riguardo?
ciao
lucusta

 dagli 1.45v dichiarati per il palomino 1200).
Se ti scarichi il datasheet dell' MP (24685B) vedrai le effettive dimendioni del core.. e farti
tutti i tuoi
calcoli:  
http://www.amd.com/products/cpg/athlon/techdocs/index.html
 Rimango cmq sempre perplesso dal cosidetto multistrato. Un po xkè non riesco a capire come possano
 "ritagliarlo" dal wafer  per poi ricavargli i transistors..... su un "rilievo di silicio".
  Un po xkè lo strato superiore si sorbirebbe (installato su un desktop....per un tower il discorso
cambia...
 anche se non di molto) il calore di quelli sottostanti (...e se potessero parlare....).
ciao G.L.I.S.


effettivamente cpu che funzionano su multistrati non ne ho viste mai, magari
che funzionano sulle due faccie, pero' tutto e' possibile

lucusta
Coppermine 0.18		11.226 x 9.296 mm
di cui 0.726 cmq sono il core e 0.320 cmq sono la cache (imho, solo la
L2)
Per i Tualatin viene dichiarata solo la dimensione della placca di
protezione (io ho la revision di Giugno n. 249657).
Ho i datasheet del Tbird e Athlon MP, e su tutti e 2 il disegno del
chip è lo stesso!! 
Cioè hanno avuto la grande idea di dichiarare le stesse dimensioni del
core (13.1 x 9.1 mm). Quando, poi, hanno dimensioni diverse.
Il Duron, invece, è 9.1 x 11.1 mm.
Questi valori vengono dichiarati ai fini del posizionamento del
baricentro ottimale per il fissaggio del dissipatore.
Ciao Mariop