質問: 13進カウンタについて (1)74ls161を使用して、13進カウンタになるようload信号生成回路を作成するには、どのような手順を踏み、そしてその回路はどのようになるのでしょうか?(実験でこのカウンタの動作確認をし、タイミングチャートを作成したのですが、なぜその回路が使えるということが理論的によく分かりませんでした) (2)(1)で作成したカウンタと同じ機能になるように、clear信号生成回路を作成するにはどのような手順を踏み、そしてその回路はどのようになるのでしょうか?また、このときのタイムチャートはどのようになるのでしょうか?(先生の説明では、カウンタ出力がゼロに戻る部分でタイミングチャートで(1)と違う点がでるというのですがよく分かりませんでした) 教科書やネットで調べたのですがよく分かりませんでした。基本的なこととは思いますが、どなたが教えてください。お願いいたします。
回答: #1です。すみません、まず訂正です。 #1回答で回路図中 nand と書いたのは間違いでした。この図だと and でないとダメでした。 #2のmonovaさん、ありがとうございました。私は回答に自信がなかったので、(1)についてはokだと伺って、少しホッとしました。 また(2)についてはタイミングに問題ありとのご指摘ありがとうございます(そうなんです、実はこの辺が苦手で、思うように動かない回路を時々作ってしまうことがあります)。 どうもありがとうございました。......って、質問者さんに代わって私がお礼を言うのも変ですね(^_^)。 ご指摘に従って回路を考えてみましたが、ただ、d-ffを1個だけ使うと、カウント13のサイクルで目一杯161のclearに"l"が入力されてしまい、それはそれで問題のような気がしましたので、d-ffをもう1個使ってclockとnandを取ることでclear入力信号の幅を狭くしてみましたが、こんなのでよろしいものでしょうか。......って、私がここで質問するのも変ですね(^_^) いずれにせよ、大変勉強になったq&aでした。 おまけの回路図です。○=and、◇=notです。エディタなどにペーストして等幅フォントでごらん下さい。 (1)-1 (phobosの当初案) ┯gnd ┌────┐ │ ┌─┴─┐ │ ├─┤6 9 15├◇─┘ │ │ │ └─┤5 ├ │ │ ┌─┤4 ├ │ │ │ ├─┤3 ├ │ └─┬─┘ ┷vcc 74ls161 (1)-2 (monovaさんの第2案) 74ls161┌──────┐ ┌─┴─┐ │ ┌─┤6 9 11├─┐ │ │ │ │ ○┐ │ ├─┤5 12├─┘│ │ │ │ │ ○─┘ ├─┤4 13├◇┐│ │ │ │ ○┘ ├─┤3 14├◇┘ │ └─┬─┘ ┷gnd (2)(monovaさんの案の改良版?) 74ls161┌────────◇───────┐ ┌─┴─┐ │ ┤6 1 11├─┐ │ │ │ ○┐ 74ls74 74ls74 │ ┤5 12├◇┘│ ┌──┐ ┌──┐ │ │ │ ○─┤d q├─┤d q├┐│ ┤4 13├─┐│ │ │ │ │││ │ │ ○┘┌┤>ck │┌┤>ck │○┘ ┤3 2 14├─┘ │└──┘│└──┘│ └─┬─┘ │ │ │ clock>─┴─────┴────┴────┘