質問: pcie 3.0 x8は、デュアルqsfp 40gbit nicに十分な帯域幅を提供しますか? 作業プロジェクト用にデュアルqsfp40gbitネットワークカードを研究していますが、pcie3.0の理論上の最大帯域幅に関していくつか質問があります。現在、cdwでデュアルqsfp pcie 3.0 x8カードを検討しています( mellanox mcx314a-bcbt )が、pcie x8が100%の使用率で両方の40ギガビットリンクに十分な帯域幅を提供するとは思いません。 wikipedia は、pcie3.0の理論上の最大帯域幅はレーンあたり985mb /秒であると述べています。したがって、私の計算では、pcie 3.0x8の最大帯域幅は7880mb /秒になります。これが当てはまる場合、両方のリンクの使用率が100%の場合、カードはpcie接続を飽和させます。これが私の具体的な質問です: デュアルqsfp40gbitネットワークカードが出力できる最大帯域幅はどれくらいですか? pcie 8xが飽和する前に処理できる最大帯域幅はどれくらいですか? これを計算する簡単な方法はありますか?
回答: 少し次元分析をする 7880メガバイト/秒をギガビットに変換 1秒あたり63.04ギガビット/秒(63.04 gigabits per second)/(40 (gigabits per second)) = 1.576 このようなレイアウトがある場合:ユニット(1)pcie 3.0スロット、x8以上-> 8レーンに接続された1x 40gbpsを提供する1枚のqsfpカードユニット(2)pcie 3.0スロット、x8以上-> 8レーンに接続された1x 40gbpsを提供する1枚のqsfpカード...その後、各pcieスロットが独自のレーンを取得するため、オーバーヘッドが発生して理論上のスループットを達成することが困難になるという事実を考慮しても、正常に機能します。ただし、次のようなレイアウトがある場合:ユニット(1)pcie 3.0スロット、x8以上-> 8レーンに接続された(2 x 40 gbps)を提供する1つのqsfpカード...必要な帯域幅の1.576倍ではなく、実際には必要な帯域幅の0.788倍しかないため、正常に機能しません。製造元は、イーサネットレイヤーでのプロトコルのオーバーヘッドにより、この制限が問題にならないほど遅くなるか、i/oサブシステムまたはアプリのターン(ラウンドトリップ)のボトルネックがさらに低下すると考えています。ボード上の2つのポートの最大理論スループットが8レーンの理論スループットを超えるようにカードを設計するのは奇妙に思えますが、80 gbpsのスループットの78%以上を実際に利用することを期待している場合は、 2枚のカードを購入し(理想的には、1つのポートで、別のモデルを見つけることができる場合)、各スロットの幅が少なくとも8レーンになるように別々のスロットに配置します。