質問: TL071 と Pch-MOS を用いた ホールド回路をいじっています。
回答: > ホールドパルスが2倍くらい大きくなってしまうのですが、どういう理由が考えられますでしょうか? C24のせいでU2の制御ループの遅れが大きくなっているのかもしれません。 その場合,U2のVOUTとIN-の間に数10pF~数100pFのキャパシタを入れると改善します。 あと,D2は要らないと思います。