質問: i-v変換回路 半導体検出器からの信号電流を、オペアンプで電流電圧変換することを考えています。 そこで使いやすいように5v単電源を考えています。そこで質問なんですが 1.入力が0のとき、単電源の場合出力は5vとgndの中心の2.5vが出力さ れるのでしょうか? 2.よくある抵抗とオペアンプのみのi-v変換では発振しやすいときい たのですが、その防止方法としてオペアンプをもう1段追加すると言 われました。その場合どのような回路となるのでしょうか? 3.電流電圧変換でなく、電荷電圧変換も考えているのですがその場合 積分回路のようになるのでしょうか? 質問がわかりずらいかもしれませんが、どれでもいいので回答できるようであればおねがいします。
回答: 反転増幅回路の入力側の抵抗を省略した形の電流電圧変換回路だという前提で回答します。 1について。 入力電流が0のときは、出力電圧はほぼ0vになります。 おそらくオペアンプの正入力端子は接地されているはずです。ということは、正入力端子の電位は0であり、仮想接地が成立していれば負入力端子の電位もやはり0になります。入力電流が0であれば、負入力端子と出力端子とを接続している負荷抵抗には全く電流が流れなくなり、その両端の電位差は0になります。したがって、出力端子の電位もやはり0になります。 2について。 発振を防ぐために初段の電流電圧変換利得を低く抑えて、第2段で利得を稼ぐという意味でしょうか?そうであれば、2段目は通常の非反転増幅回路でいいと思います。(単電源で作りたいのであれば、信号が反転する増幅回路は使えません。) 1段目と2段目の回路は物理的になるべく離し、そろぞれ別の金属ケースにおさめるなどして、2段目の出力信号が初段に紛れ込まないようにする等の措置が必要です。 ただし、発振防止のためならば、多段化する前に次のような方法をとる方が良い結果が得られると思います。なるべく初段で利得を稼いだ方がsn比は良くなります。 a) 負荷抵抗に並列に数p~数10pfの位相補償用コンデンサを挿入する。 b) 半導体検出器から電流電圧変換回路への配線を極力短くするか、シールド線を用いる。 位相補償用コンデンサはあまり大きすぎると時間分解能を低下させます。位相補償コンデンサと負荷抵抗の作るcr時定数が、必要な時間分解能よりも小くなる範囲でコンデンサの容量を選んでください。 3について おそらくその通りだと思います。積分回路に、たまった電荷をリセットするための回路を付加することになるのではないでしょうか。 補足 no.1さんがおっしゃっているように、オペアンプはある程度選ぶ必要があります。測定したい電流がnaオーダーとのことなので、jfet入力のオペアンプを使うべきでしょう。 電流電圧変換回路の周波数特性は、感度とのトレードオフになります。負荷抵抗を大きくすれば、オームの法則でiv変換利得は大きくなりますが、回路のカットオフ周波数は小さくなります。 定量的には、最大周波数(f)は、負荷抵抗の抵抗値(r)、オペアンプのゲインバンド積(gbp)、半導体検出器および配線の寄生容量(c)の3つの要素で決まり、 f = sqrt[ gbp / 2πcr ] と書けます。