質問: マザーボードはpcie 3.0を示していますが、チップセットはpcie 2.0のみをサポートしています。誰が正しいのですか? 私たちの製品の統合テストの一環として、 supermicro x10dri マザーボードを搭載し、2つのxeon e5-2620 v4 cpuとquadro p5000を搭載したクライアントマシンを受け取りました。そのマザーボードは intel c612チップセット を使用しています。統合の基本的な調査を行っているときに、マザーボードの仕様に3x pcie 3.0 x16スロットと3x pcie 3.0 x8スロットがあると記載されていることに気付きました。ただし、c612チップセットはpcie 2.0とx4接続までしかサポートしていないようです。マシンは動作していますが、quadroを最大限に活用しているかどうかを知りたいのですが。 cpuとgpu間の通信速度を制御するチップセットの最大速度によって制限されていると、私は現在考えています。 私はその信念で正しいですか? cpuとgpu間の通信に関連して欠けている/気づいていない/正しくないものはありますか?チップセットは制限要因ではありませんか? gpuへの接続速度をテストする方法はありますか?
回答: cpuには40のpcie 3.0レーンがあります: インテル®xeon®プロセッサーe5-2620 v4 gpuとの通信はcpuから直接行われます。すべてのメモリコントローラーもcpuに統合されているため、これは適切です。つまり、メモリ内のデータの最速ルートはram-> cpu-> gpuからram-cpu->チップセット-> gpuマザーボードはcpuからgpuへのpcie接続を接続しますが、それはチップセットを通過する必要があることを意味しません。これらは、cpuからcpuがサービスを提供するpcieスロットに直接移動します。マザーボードのドキュメントのどこかに、pcieスロットのいずれかがチップセットまたはcpuによって提供されているかどうかが示されているはずです。おそらく、m.2スロットまたはsataコントローラーを提供するために使用されるチップセットpcieレーンです。おそらくusb3またはギガビットイーサネットですらあります。それがどのように配線され、何がマザーボード設計者に下されるか。 そのチップセットのintelページ で効果的なチップセット/ cpu/gpuレイアウトを見つけました: