質問: モデル全体のhdlコード化 いつもお世話になっております。 早速ですが、現在研究にてfpga実装するために貴社のsimulink及びhdl coderを利用して作成したモデルの書き換えを行っております。 先日、メールにて問い合わせにご回答頂きサブシステムのhdlコード化は出来たのですが、モデル全体をhdlコードに変換することは不可能なのでしょうか? モデルの内容は 1bernoulli binary generator >ー> data type conversion >ー> [bpsk modulator baseband] 2bernoulli binary generator > ー> data type conversion >ー> [bpsk modulator baseband >ー> raised cosine transimit filter >ー> product (×sine wave(carrier))] ※[ ]及び太文字で表記している部分はサブシステム となっています。 冒頭でもお伝えしましたが現状、bernoulli binary generatorも含めモデル全体をhdlコードへと書き換えたいと思っております。 また、現在hdl coder含めfpgaについて勉強中の身で貴社のもの含め多くの資料を拝見しておりますが不明点が多い状況なのでご容赦ください。 長くなってしまい申し訳ありませんが、ご回答宜しくお願い申し上げます。
回答: コンフィギュレーションパラメータのhdlコード生成において、hdl生成対象にトップ階層のモデルを設定すれば、モデル全体からコード生成できますよ。 トップ階層にはfpgaには実装しないテスト信号生成や可視化ブロックを置いているのが一般的なので、その下位階層のサブシステムからコード生成するのが一般的ですが。