質問: メモリのfpgaへの実装の件 ご担当者さま お世話になります。以下の質問に対してご教授お願い致します。 simulink上で定義したメモリをfpga(max10)の内部に実装しようとしております。 下記手順で、simulinkからhdlは生成しておりますが、このhdlファイルをfpgaツールの配置配線にかけると 相当のメモリに自動で置き換わるのでしょうか?他にsimulink上で行うべき事はありますか? また、hdl生成すると ***generic.vhdというメモリの動作モデルが出てきますがこれはfpgaの配置配線には 不要でしょうか? <手順> 1hdl coder内のramライブラリから所望のメモリを選択してsimulink上で結線 2上記simulinkのモデルからhdlコードを自動生成する。
回答: hdl ramsブロックから生成されるコードは論理合成時にfpgaのメモリ領域を 推論するようにデザインされています。ですので、基本的には追加作業は不要です。 ramを利用する方法として主に以下の2つのアプローチがありますが、 1fpgaベンダが提供するツールでipモジュールを生成し、rtl記述中でインスタンシエート 2ramを推論するrtl記述を行う hdl coderは後者2となります。従って、生成される***generic.vhdはビヘイビアモデルではなく 論理合成に必要なrtlソースです。 また、max10利用においては注意が必要で、初期値付きのramを利用する場合はquartus上で eram preloadのオプションを有効にしておく必要があります。 詳しくはmax10 embedded memoryのユーザーガイドを確認ください。