質問: 非同期式7進カウンタ t-ffを用いた非同期式7進カウンタってどのように設計したらよいのでしょうか? ウェブサイトで調べたんですがよくわかりませんでした。 くだらない質問で申し訳ないですが答えていただけると助かります。 どうかよろしくお願いします
回答: damepopopoさん、こんにちは。 質問者さんの仰る「t-ff」が純粋なt-ff(入力がクロックのみ)なら、できません。 一般には、7までカウントしたらリセットする、という回路を組みます。 jk-ff、またはd-ffなら、クロック以外の入力を利用してリセット(セットでも同義)します。 以下の方法は精査してませんので、ロジックを良く考えてください、考え方を示します。 例えば、7ですから、バイナリで「111」をandゲートで検出し、d入力(通常はnqに接続)に加える(exorを入れる)。 この場合、7になったとたん(遅延はあるが)リセットされるので、綺麗な7進になりませんが、非同期カウンタの宿命ですね。 別の方法は、ジョンソンカウンタ(シフトレジスタ)を構成することですが、テキストのみで伝えるのは困難です、クロックにゲートをかけ帰還するのですが、検索してください。 非同期のジョンソンカウンタは難しいですよ。 因みに同期カウンタは必ずd-ff等を用いるので、n進カウンタはより簡単に構成できます。