質問: SPDIF端子はBCLKを逓倍してMCLKをつくり、LR、B、MCLKを同じ線で送り出すため、ジッターが増えるわけですが、
回答: 以下質問者記す・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ ありがとうございます。 もう一つ、AESケーブルを使用して(計8メートル)スレーブ側に接続しようと思うのですが、 10MHzマスタークロックジェネレーターの導入価値はありますか? PC→USBDDC(ここに10MHzCLKジェネレータ)→PLL 私が思うに、バイフェーズマーク方式を使う場合は、送り出し側の 精度が重要になり(逓倍するので)、ケーブル丈を短くすることは 都合上できませんので、一定の効果は得ることができそうです。 どうでしょうか。 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・