質問: pci express-bar、メモリアドレス指定、および物理メモリに関する説明 私はpciexpressプロトコルを理解し始めたまったくの初心者であり、そのメカニズムについていくつかの説明が必要です。pci expressエンドポイントデバイスのメモリbarがシステムメモリにマップされている可能性があることを理解しました(常にramシステムメモリについて話しているのですか?)。 cpuからデバイス(a)に、特定のメモリアドレス(最初のメモリbar、オフセット0)をアドレス指定するメモリ読み取り要求を送信します。私のデバイスにデバイス内メモリがないと仮定しましょう。宛先のメモリアドレスが(a)に割り当てられているため、cpuに代わってルートコンプレックスがtlpを作成し、それをデバイス(a)に転送します。aはtlpを受信して解凍し、内部アプリケーションロジックからのデータを含む完了tlpを作成します。これで、tlpはルートコンプレックスに逆方向に移動し、ルートコンプレックスが解凍し、興味深いデータを収集してcpuに返します。この通信中のシステムメモリの役割は何ですか?無し?ルートコンプレックスは、エンドポイントとの間でパケットを送受信する以外に、システムの物理メモリと通信しますか(この場合)?一部の人にとってはばかげた質問に思えるかもしれませんが、私にとってこれは、物理メモリと各pciexpressデバイスに割り当てられたメモリアドレスbarの間の接続を理解するために重要です。
回答: cpuがメモリアドレスと通信するとき、応答する必要があるのはramではありません。 i/oデバイスにすることができます。実際には、ramは、データを保存して返すことだけを目的とした「特殊なメモリマップドi/oデバイス」と考えることができますが、キャッシュなどを備えた今日の最新のcpuでは、物理的に単純ではありません。 。私はpcieの低レベルの詳細にはあまり熱心ではありませんが、pcieバス自体がcpuとどのように通信するのか疑問に思っているようです。これは、cpuと通信する他のものと同じように機能します。 メモリマッピング-つまり、デバイスは「マッピング」され、アドレスの範囲への読み取りと書き込みはramではなく、デバイスまたはコントローラーに送られます。 dma-外部デバイスまたはコントローラーは、cpuをまったく関与させずに、ramのセクションを読み取り/書き込みします。 i/oポート-これは、これまでi/oデバイス専用であったもう1つのアドレス空間(intel x86ファミリのcpuの機能)です。ここにramはありませんが、メモリマッピングのように機能します。 i/oポートとメモリマッピングの主な違いは、i/oポート命令は常にシリアルに機能することです。cpuがメインへのアクセスでそれを行おうとするのとは対照的に、ここでは操作の「順不同」または「並べ替え」は発生しません。メモリ。 irq-外部デバイスがcpuに割り込みを送信します barなどはメモリに「マッピング」され、その「下」にある可能性のあるramの代わりになります。 mmuを使用すると、その下のramを別の物理アドレスに「再マップ」することが可能だと思います。