回路設計を行う企業では，すでに設計した回路図が存在する一方で，新たな回路設計の際に，それまでの設計知識を活かした設計は人手により任されている．近年，大規模言語モデル(LLM)は記号列である言語の生成を文脈まで反映した形で実行することが可能になってきている．そこで，本論文ではLLMを利用した回路生成についての第一段階の研究成果を報告する．回路生成には素子間の結合と配置の問題があるため，本稿では素子間の結合に焦点をあて，回路を表現する言葉から素子と素子間の結合をあらわすnetlistを生成させるタスクを設定して回路生成の可能性について小規模な実験を実施した．実験の結果，現段階では生成がむずかしいことを明らかにする．

回路設計には要求に合わせた素子の選択と素子の接続だけでなく，配置の問題やさらに，軽量化，省電力化などさまざまな要求のもとに作成されており，回路設計を行う企業などで蓄積された回路設計はこれらを考慮した知見が含まれている価値あるデータであると考えられる．近年，大規模気言語モデル(LLM)は人間の言語のみならず記号やプログラムコードも文脈を考慮して生成することができる．そこで，本研究ではすでに設計済みの回路設計をLLMに学習させることで，新たな回路を生成するモデルを構築する方法について議論する．回路の範囲は広く，モーターなどを動かす制御回路からCPUなど半導体レベルの回路など用途やスケールにより回路素子，回路の構成要素，回路設計の際の考慮すべき点が異なってくる．例えばR，L，Cおよび半導体の基盤上の配置と配線の影響によりノイズや性能低下が生じるため，どう配置するかという問題をとりあつかう研究がある[1]．本研究では回路生成の第一段階として，回路を構成する素子と素子間の結合に焦点をあて，回路を表現する言葉から回路の素子と素子間を記述するnetlist形式1）の回路を生成することを目的とする．大規模言語モデルにすでに回路の情報が学習されていれば，こうした課題は学習なしでかなり生成できることが期待できるが，予備実験でChatGPTに回路を書かせようとしたところ，JIS規格にあるような回路図は生成されず絵に近いものが生成された．また，Llamaなどdownload可能なローカルな言語モデルでは，netlistの生成も難しい．しかしながら，抵抗RやコンデンサCなど回路素子に対する情報は持っているようなので，回路の接続に関する情報を学習させるとnetlistを生成することが期待できる．そこで，本稿では手法としてはdownload可能なローカル言語モデルに対して，netlist形式の回路と回路を説明した文書データを学習させることで，新たな回路を生成できないかを議論する．小規模な実験結果からは現段階では生成できた回路は3割程度であったことを報告する．