Discussion:VHDL

message: "dans le cadre de développement d'ASIC et de FPGA", je pense que "sur FPGA" serait préférable. Le FPGA est le support et non pas l'objet développé, contrairement à l'ASIC.
Qu'en pensez-vous ? P Wadier(?) 24 octobre 2005 à 11:21 (CEST)
thread_title:  développement sur FPGA 

message: Pour ma part je n'en vois pas. Je pense qu'il serait mieux de trouver un programme simple (un additionneur série par exemple ?) mais qui au moins aurait un sens au niveau hardware :) 
Freewol 4 janvier 2006 à 16:05 (CET)
thread_title:  intérêt d'un hello world en VHDL ? 

message: Je m'étais permis de modifier la traduction de "Very High Speed Integreted Circuits" de cet article mais ma modification a été annulée. Peut-être m'y suis-je mal pris et aurais-je dû venir sur ce forum préalablement. Mais je viens juste de découvrir ce forum !
Je pense que, contrairement à la traduction initiale :" Langage de description du matériel pour circuits intégrés de très haute vitesse" la bonne traduction est : "Langage de description du matériel pour circuits intégrés pour des durées de développement rapides". Car le but du programme du département américain VHSIC était bien celui-là : développer des circuits intégrés le plus rapidement possible et avec zéro erreur. La traduction que je propose ici n'est pas excellente dans le choix des termes, j'en conviens, mais l'idée est bien que c'est le temps de développement qui doit être rapide et non nécesssairement le circuit. Car rien dans VHDL ne montre qu'il est dédié à des circuits rapides. D'ailleurs les circuits hyper fréquences n'ont pas besoin de VHDL pour être conçus puisque le nombre de transistors, et donc la complexité, est faible.
Qu'en pensez-vous ?
Liévin Devos, Professeur d'Électronique à Polytech'Lille
:Je trouve qu'il faut effectivement traduire VHSIC tel que pensé par ceux qui on créé ce mot. Et VHSIC semble avoir été inventé pour batiser le programme de recherche militaire americain "VHSIC program".
:Par contre, et si j'en crois ce qu'on peut lire par exemple sur cette page : http://adsabs.harvard.edu/abs/1982easc.conf..297T , le programme n'avait pas pour but de mettre au point une technique de développement rapide, mais de mettre au points les outils pour développer de futurs circuits, à la fois plus petits, plus rapide, plus puissant, et consommant moins.
:Et donc, indépendemment du fait que cela semble en plus la traduction la plus commune et la plus répandue, je pense que la traduction mot-à-mot initiale est préférable à celle que vous proposez.
:-- Luzerne GANHIR 22 mai 2007 à 15:00 (CEST)
thread_title:  Traduction de VHSIC 

message: Bonjour, je me suis permis de déplacer le paragraphe historique afin de le mettre en premier.Matthieu Michon (d) 23 novembre 2007 à 08:26 (CET)
thread_title:  Paragraphe historique en premier 

message: Il est dit "Seuls les circuits séquentiels synchrones (sensibles aux fronts du signal d'horloge) ne peuvent être décrit qu'avec un algorithme activé sur le front de l'horloge."
Je pense que cela peut être aussi décrit en instructions concurente 
:Bien que possible, ce n'est jamais réalisé en pratique pour des problèmes de métastabilité des bascules et de maitrise des temps de propagation. D'autre part la phrase ne veut pas dire grand chose, à part qu'un circuit synchrone .. est synchrone ! --Zedh msg 17 juillet 2009 à 20:18 (CEST)
thread_title:  Double sens du mot « séquentiel » : cas des circuits séquentiels synchrone 

message: Les 3 exemples d'architecture donnés pour le multiplexeur 3 vers 1 ne donnent pas les mêmes résultats. De plus fournir un niveau 'X' (unknown value) n'a pas de signification pour le synthétiseur. .
: Bonjour. J'ai corrigé cette partie qui comportait effectivement plusieurs erreurs. N'hésitez pas à signaler s'il en reste. Cordialement, Freewol (d) 21 décembre 2010 à 16:20 (CET)
thread_title:  Multiplexeur 3 vers 1 

message: Le 2è paragraphe est difficile à comprendre et surtout l'auteur mélange combinatoire(instructions VHDL simples) et séquentielle (process)
Faire du combinatoire en VHDL est le B-A-BA (excusez l'orthographe) du VHDL. Ainsi pour faire un circuit combinatoire, je fais par exemple : 
S <= A AND (B OR NOT C);
Je pense qu'il faut sérieusement distinguer les instructions combinatoires (en dehors de tout process) des instructions séquentielles (dans un process) ET en faire une partie spéciale "logique synchrone" qui est défini par : 
process (reset_n, clk)
begin
   if reset_n = '0' then
      -- initialisation des variables et signaux
   elsif rising_edge(clk) then
      -- instructions séquentielles synchrone (car ils réagissent au front montant d'horloge)
   end if;      
end process;
Les synthétiseurs détectent ces logiques synchrones et optimisent (grandement) la synthèse, le placement-routage.
--194.250.203.171 (discuter) 16 décembre 2013 à 19:44 (CET)
thread_title:  Différences avec un langage de programmation