Discussion:Processeur à jeu d'instructions réduit

message: Cet article me parait plus long que necessaire, et bourré d'imprecisions :
- on devrait commencer par lister ce qui caracterise un RISC. Pas seulement faire remarquer que c'est l'oppose d'un CISC. Fourguer le pentium (architecture hyper complexe) des le debut n'est probablement pas tres sain.
- La sortie d'architectures hybrides comme le Pentium (CISC émulé par du RISC) a mis fin par disparition de repères à cette guerre qui était devenue bien plus marketing que technique vers 1990, les techniques ayant évolué de part et d'autre et chacune comparant ses procédés à ceux de l'autre... six ans plus tôt. Ca ne veut rien dire. Si ? Alors quoi ?
- Principe : L'idée d'origine était que la taille des instructions, et donc leur nombre, serait fixe.
 hein ? quel rapport entre la taille et leur nombre ? Les cpu au nombre d'instruction pas fixe est plutot rare... il faut les microprogrammer a la volee pour ca !
- Pénalité - Cela se paye au prix d'une certaine diminution de lisibilité du code - Tout le monde s'en fout (entre autre) ... Et en temps d'exécution, le code C en optimisation de niveau 3 se montrait en général plus performant en vitesse pure grâce à des astuces d'usage de l'effet pipeline par le compilateur. C'est quoi "l'optimisation de niveau 3" ?
:C'est l'option -O3 de tous les compilateurs C, à commencer par le gcc.
C'est quoi "l'effet pipeline" ?
:Une chose très connue, mais apparemment pas de tout le monde : lorsque des instructions de même nature avec des opérandes différents se suivent, leur exécution est plus rapide du fait que la fin de l'une peut être simultanée avec le début de l'autre. Que vas tu demander maintenant ? "C'est quoi des instructions de même nature ?". Et la ponctuation, c'est quoi, hein ?
- Avantages Du fait que chaque instruction était simple, décodage et exécution par le processeur devaient être très rapides, idéalement en un seul cycle, ce qui était précisément le cas du Motorola 6800.  Phrase ambigu. C'est un cycle pour decoder + 1 pour executer, donc 2 ? Le 6800 ne sait rien faire en 1 cycle, le tarif pour executer ue instruction commence a 2 (inclu).
- les temps d'accès de cette mémoire étaient devenus très faibles par rapport au temps de traitement d'une instruction complexe. Dans ces conditions, la mémoire passait l'essentiel de son temps à attendre le processeur. plus de Von Neumann bottleneck, chouette ;-) C'est aujourd'hui (2004) l'inverse, raison pour laquelle on place des antémémoires (caches) un peu partout, y compris dans les machines RISC qui en ont plus souvent deux (données, instructions) qu'une seule. quel rapport avec ce qui est dit au dessus ?
- Historique ... bon, historiquement alors, le premier RISC il sort de quel(s) labo(s) qui ont donne quels produits commerciaux ?
-Performances comparées CISC/RISC On connaît un cas du même logiciel tournant à la fois sur une machine RISC microprogrammée émulant un CISC RISC microprogrammée ? mon dieu ! :-)
:On microprogramme une micromachine RISC pour émuler du CISC. C'est à peu près évident à part pour les contradicteurs bornés.
L'article US est bien. Les Hennesy/Patterson aussi :P
Stéphane 25 avr 2005 à 02:58 (CEST)
thread_title:  trop long, trop n'importe quoi 

message: microprocesseur à jeu d'instruction réduit est le terme officiel en francais ? — Tavernier - Mth 14 octobre 2006 à 00:59 (CEST)
thread_title:  microprocesseur à jeu d'instruction réduit 

message: Elle me semble trop récente et trop IBM pour être sérieuse.
Les premiers RISC ont probablement été dans les années 60
* en bas de gamme, le PDP 8 de DEC (code instruction sur 3 bits)
* en haut de gamme, les CDC6600 /6400 de Control Data, qui distinguaient les chargements/rangements (instructions longues) des opérations sur 8 registres (instructions courtes), et utilisaient une méthode d'optimisation des allocations de registre basée sur le repérage de sous-expressions.
Les machines à pile ont d'abord été les Burroughs 5500 et suivants, le KDF9 d'English Electric, le HP 3000 de Hewlett-Packard... En particulier, PL1 était plus efficace chez Burroughs que sur le matériel IBM d'origine, victime d'un cloisonnement excessif entre développeurs du matériel et développeurs des logiciels système.
--Lf69100 (discuter) 17 avril 2014 à 15:59 (CEST)
thread_title:  Histoire 

message: * sur les IBM 360, le CICG avait dénombré plus de 5000 façons de réaliser un NOP avec les instructions de base (amélioré en partie sur les 370).
* sur les VAX étaient prévus des instructions de calculs de polynômes que les compilateurs ne savaient pas utiliser : les trains d'essais numériques avantageux en assembleur ne l'étaient plus en Fortran.
Lf69100 (discuter) 17 avril 2014 à 16:16 (CEST)
thread_title:  Des contre-exemples historiques : les complexités inutiles 

message: J'ai retiré quelques WP:TI (y.c. de l'introduction en plus !) mais l'article reste à refaire. Le plus important est sans doute d'insister sur la création des concepts RISC et CISC, RISC se voulant (et ayant été) plus efficace dans l'usage des transistors. Donc histoire avec l'IBM 801, puis l'apparition publique du concept avec David A. Patterson à Berkeley et John L. Hennessy à Stanford. De là, les processeur MIPS, SPARC, etc. Marc Mongenet (discuter) 21 août 2020 à 01:16 (CEST)
thread_title:  Article à refondre 

message: Je pense que les articles pourraient être renommés RISC et CISC car nous avons affaire à une forme de rétroacronymie : ces deux acronymes proches ont été créé pour nommer deux concepts opposés. Je pense que « Processeur à jeu d'instructions réduit » n'est utilisé en français que pour expliquer par traduction littérale le sens de RISC. Mais le concept lui-même est appelé RISC en français.  vs Marc Mongenet (discuter) 22 août 2020 à 09:23 (CEST)
thread_title:  Rétro-acronymie de RISC et CISC