Diskussion:Gate-Array

message: Ich wüsste nicht das Altera Gate-arrays herstellt. Die haben was mit FPGA's zu tun, aber nicht mit GA. Und ist Altera nicht fabless? Ich werde also den Eintrag demnächst löschen--92.116.59.190 17:24, 12. Sep. 2008 (CEST)
thread_title:  Gate-Array Hersteller 

message: Redundanz/Überschneidungen bzw. Gleichheit der Technologie besteht zwischen folgenden Artikeln mindestens teilweise wenn nicht ganz:
* 1) Gate Array/ULA
* 2) Programmierbare logische Anordnung
* 3) Programmable Array Logic(PAL und GAL)
* 4) Programmable Read-Only Memory
* 5) Complex Programmable Logic Device
* 6) Field Programmable Gate Array
* 5) One Time Programmable (Oberbegriff dieser IC-Gruppen)
nirgendwo her gibt es hier mal eine Zusammenfassung der Zusammenhänge und die von mir in 1) erstellte wurde gelöscht. Weiter so. Warum wurden meine Literaturangaben in 1) gelöscht?
Übrigens beschreiben 1) und 2) exakt die gleiche Technologie.
Praktisch müssten die Artikel 1) 2) und 3) zusammengeführt werden. Aber das ist ja nur meine Meinung als Wiki-laie.
grüße,
Michael --2003:DF:4F02:B987:D46B:A6D4:7E56:B669 14:32, 21. Nov. 2019 (CET)
thread_title:  Redundanz des Artikels Logic Array mit anderen 

message: Hallöle noch mal. Laut Prof.Böhmer(Elemente der angewandten Elektronik, 15.Auflage 2007, S.418 sind PAL, GAL und CPLD Weiterentwicklungen oder parallele Entwicklungen der Gruppe der Programmierbaren Logikbausteine PLD (Programmable Logic Device)!
GAL´s sollen die Weiterentwicklung der PAL`s sein. Die CPLD`s sind Weiterentwicklungen der GAL´s die aber einen grundsätzlich anderen Aufbau haben. Die ISP-Technologie ist eine In-System-Programmierung bei den neueren GAL´s und CPLD`s von Lattice.
grüße,
Michael --2003:DF:4F02:B987:D46B:A6D4:7E56:B669 14:52, 21. Nov. 2019 (CET)
thread_title:  Info zur Redundanzdiskussion 

message: Ähnliche oder gleiche Technologien unter anderen Bezeichnungen oder Markennamen:
    ULA (Universal Logic Array oder Uncommitted Logic Array)
    PLD (Programmable Logic Device)
    PAL (Programmable Array Logic)
    PLA (Programmable Logic Array)
    GAL (Generic Array Logic)
    FPLA (Field-Programmable Logic Array).
Der Nur-Lesespeicher ROM (Read Only Memory) nutzt offenbar die gleichen technologischen Grundlagen wie ULA, PLD, PAL und PLA. Der Masken-Rom wird aber bei der Herstellung bereits fest programmiert, was nachträglich nicht mehr änderbar ist.
Beim PROM(Programmable Read-Only Memory) sollen nur die ODER-Gatter programmierbar sein. Der PROM ist nach der Herstellung vom Anwender einmal programmierbar. Im Auslieferungszustand enthalten alle Speicherzellen eines PROM eine logische "1". Speicherzellen, die später ein 0-Signal ausgeben sollen, werden vom Anwender programmiert, indem an den Kreuzungspunkten der gitterartig angeordneten Leitungen Metallverbindungen durch gezieltes Anlegen einer höheren Spannung (Programmierspannung) verdampft werden (Fuse-Technologie).
Programmable Logic Device (PLD):
Laut "Elemente der angewandten Elektronik"(S.268) sind beim "PLD" nur einzelne Punkte/Verknüpfungen nachträglich programmierbar. Vermutlich sind die internen UND-Verknüpfungen hier gemeint. Auch das ROM soll aus internen UND und ODER Gattern aufgebaut sein und daher auch zu den PLD`s gehören. Das Prinzipbild eines PLD bestätigt, daß beim PLD nur die Verbindungen zu den UND´s programmierbar sind.
Generic Array Logic (GAL):
Als Weiterentwicklung der PALs kamen zuerst durch die Lattice Semiconductor Corporation die wiederbeschreibbaren Generic Array Logic (kurz GAL genannt) -Bausteine auf den Markt.
Sie bestehen aus einer programmierbaren UND-Matrix und einer fest verdrahteten ODER-Matrix. Sie werden elektrisch programmiert nach der Antifuse-Technologie. Im Gegensatz zum PAL sind sie elektrisch beschreibbar und entweder durch UV-Licht (EPLD) oder elektrisch (EEPLD) löschbar, wodurch eine Neuprogrammierung möglich wird.
Programmable Logic Array (PLA):
Laut "Grundlagen der Digitaltechnik"(Lipp, S.172) ist das "PLA" ein Logik-IC in dem UND-Gatter sowie ODER-Gatter enthalten sind. Bei ihm sollen die Verknüpfungen(Verkettungspunkte) zwischen äußeren Eingängen des IC´s und den Eingängen der internen UND-Gatter sowie die zwischen den Ausgängen der UND-Gatter und den internen Eingängen der /des abschließenden ODER-Gatters vom Anwender nachträglich (einmalig?) programmiert werden können. Bei der nachträglichen Programmierung durch den Anwender sollen bewußt eingebaute "Schwachstellen" intern gezielt durchgebrannt werden, wie bei einer Schmelzsicherung. Somit wird programmiert welcher Eingang welches UND-Glied sowie welcher UND-Ausgang welches ODER-Glied kontaktiert(nicht durchgebrannt) oder eben nicht(durchgebrannt). Je nachdem ob eine oder mehrere Ausgangsfunktionen mit dem IC realisiert werden sollen, werden die IC´s vopm Hersteller mit einem der mehreren "Ausgängen"(Ausgänge eines oder mehrerer ODER-Gatter) versehen. Auch die interne Eingänge (Ausgänge der verketteten aktiven UND-Glieder) zu einem oder mehreren ODER-Gattern können hier also vom Anwender programmiert werden. Beim PLA sind also alle Verkettungspunkte programmierbar, die der UND´s und die der ODER-Gatter.
Ursprünglich wurde eine Matrix aus Sicherungen (engl. fuse) verwendet, wobei beim Programmieren entsprechend dem zu programmierenden Bit-Muster, einzelne Sicherungen mit einem hohen Strom durchgebrannt wurden. Eines der Probleme dieser Technologie war, dass sich mit der Zeit einzelne Sicherungen durch Kristallisationsprozesse wieder „reparieren“ konnten. Bei der neueren Antifuse-Technologie besteht das PLA aus einer Diodenmatrix, in welcher jede Diode ein Bit repräsentiert. Im Gegensatz zur Fuse-Technologie, wo eine leitende Verbindung unterbrochen wird, sind hier die Dioden so verschaltet, dass sie normalerweise den Strom sperren. Beim Programmiervorgang werden nun gezielt bestimmte Dioden mit einem sehr hohen Strom belastet. Diese Dioden werden dadurch zerstört und bilden so eine leitende Verbindung.
Nach dem „Brennvorgang“ des PLA werden die geschriebenen Daten durch ein Bit-Muster defekter und funktionierender Dioden repräsentiert. Diese Daten lassen sich nun beliebig oft auslesen. PLAs gehören in die Gruppe der One Time Programmable(OTP-IC`s).
siehe auch: Programmierbare logische Anordnung.
Programmable Array Logic (PAL):
PALs sind Sonderfälle von PLAs (Programmable Logic Arrays) und dadurch gekennzeichnet, dass ausschließlich ihr UND-Array programmierbar ist. PALs sind nur einmal beschreibbar, da die Verknüpfungen auf dem Chip im Rahmen des Programmierprozess mittels „Durchbrennen von Verbindungen“, der sogenannten Antifuse-Technologie, hergestellt werden.
Laut "Elemente der angewandten Elektronik"(S.268) ist "PAL" ein registriertes Warenzeichen für die entsprechenden IC`s. Die Autoren Böhmer/Ehrhardt/Oberschelp geben hier an, daß die UND-Matrix beim PAL-IC vollständig programmierbar ist, während die ODER-Matrix herstellerseitig schon "fest verdrahtet" b.z.w. verschaltet ist. siehe: Programmable Array Logic. 
Das soll also eine nicht benötigte Zusammenfassung gewesen sein.
grüße,
Michael --2003:DF:4F02:B947:D05D:CEE9:FF44:4301 16:05, 23. Nov. 2019 (CET)
replies: text: Hallo, wie gesagt, hier nicht passend das Gate-Arrays sich von den genannten Techniken unterscheiden und schon unter Programmierbare logische Schaltung vorhanden. Grüße --Cepheiden (Diskussion) 18:34, 23. Nov. 2019 (CET)
thread_title:  war dieser Überblick wirklich unsinnig?