Diskussion:Complementary metal-oxide-semiconductor

message: Ich bin Bastler, aber auch berufsmässig Schaltungsentwerfer. Natürlich ist CMOS die Grundlage der meisten integrierten Schaltungen, immer dann, wenn eine hochintegrierte digitale Komponente mit drauf ist. Zähneknirschend macht dann Analog die Sache mit. Gemeint sind heute vor allem SOCs (System on Chip),
also Schaltungen, die komplette Systeme auf ein Stück Si bringen. A/D-Wandler, DSP, Controlling, Memory-Interface und D/A, sowie verschiedene Schnittstellen wie USB, LVDS oder HDMI. Natürlich gibt es auf diesem Chips immer auch Widerstände und wenigstens einen Typ von Bipolartransistor (PNP), sowie Kondensatoren. Sonst kann man keine analogen Präzisions-Schaltungen bauen. Die Betriebsspannungen liegen beim aktuellen 90nm-Prozess zwischen 3.3V, 2.5V und 1.0V. Solche Schaltkreise haben wegen der hohen Integration 200- 1000 "Beine" oder Bumps, of gitb es sie als Flip-Chip. Das hat mit den CMOS-ICs der Reihe CD4000 nichts mehr zu tun. Man sollte also CMOS als einen Oberbegriff für einen bestimmten Herstellungsprozess mit bestimmten Schaltelementen aufführen, die CD4000 sind dann ein (primitives) Beispiel einer Verkörperung. 
Es ist leider so, dass die einstmals hervorragende Eigenschaft des verschwindenden Ruhestroms für digitale CMOS-Gatter in den Prozessen jenseits 130 nm praktisch verschwindet. Zuerst stieg der Kanalstrom beim gesperrten Transistor stark an, ab ca. 65nm Technologie wird der Gate-Strom (jawohl, durch das Gate-Oxid wird getunnelt) dominant. Solche Schaltungen verbrauchen auch bei beliebig langsamer Taktung locker 1 Watt Ruheleistung.  --Herbert Eppler 13:52, 22. Nov. 2007 (CET)
replies: text: Hallo, der Kommentar ist über eine Dekade ohne Antworten. CD4000 taucht nicht mehr im Artikel auf. Der Unterschied bzw. Trennung Prozess & Bauteile ist in der Einleitung. MfG --17387349L8764 (Diskussion) 11:06, 21. Dez. 2022 (CET)
thread_title: Bastlerperspektive

message: Wieso wird hier im Kapitel Eigenschaften von TTL-Baureihen und deren Verlustleistung geredet. Laut Wikipedia ist TTL eine Schaltungstechnik (Logikfamilie) für logische Schaltungen (Gatter), bei der als aktives Bauelement der Schaltung planare npn-Bipolartransistoren verwendet werden.
Und zwischen Bipolartransistoren und MOSFETs besteht meines Wissens ein großer Unterschied. Was auch im selben Artikel beschrieben wird, Zitat: "Im Gegensatz zu Logikbausteinen der TTL-Familie...". Der Abschnitt TTL-Baureihen und deren Verlustleistung ist fehl am Platz und solle gelöscht werden!
(Der vorstehende, nicht signierte Beitrag stammt von 85.220.141.254 (Diskussion • Beiträge) 15:12, 18. Mär. 2008 ) 
: Welcher Abschnitt "TTL-Baureihen und deren Verlustleistung" ? --Cepheiden 18:48, 18. Mär. 2008 (CET)
replies: text: Direkt unter den Eigenschaften, Zitat: "Die Verlustleistung im Ruhezustand beträgt bei TTL-Baureihen im Allgemeinen ca. 10 nW (integrierte Gatter: 1 nW/µm), die Verlustleistung beim Schalten liegt frequenz- und betriebsspannungsabhängig je nach Bautyp bei Standardbaureihen bei ca. 1 mW/MHz (integrierte Gatter: ca. 10 µW/MHz)." (nicht signierter Beitrag von 85.220.141.254 (Diskussion | Beiträge) 13:14, 19. Mär. 2008 (CET)
replies: text:  Mhh, hatte doch sogar danach suchen lassen. Egal. Also hab mal geschaut welcher Witzbold dies in den Artikel eingabaut hatte die Leistungsangaben (ohne TTL) sind schon ewig im Artikel  und wurden damals von APPER eingefügt, sollte eigentlich recht vertrauenswürdig sein. Am 26. Mär. 2007 hatte der Nutzer Benutzer:139.30.201.102 dann TTL und ein paar andere Sachen eingefügt. Ich schlage vor wir machen seine Teiländerungen rückgängig und schauen mal ob die Angaben soweit ok sein. --Cepheiden 16:32, 19. Mär. 2008 (CET)
thread_title:  TTL 

message: Es sollte noch erwähnt werden, dass einer der beiden Transistoren - im Normalfall der p-Kanal-MOSFET - normalleitend ist. Sonst macht es keinen Sinn, warum er bei Low leiten und bei High sperren sollte.
--> Schaltbild ändern
Abgesehen davon passt der Text nicht mit dem Schaltbild "Inverter in CMOS-Technik" zusammen:
Annahme: Der p-Kanal-MOSFET sei selbstleitend, so wie es gehören sollte.
--> Legt man in diesem Fall ein Low an, sperrt der obere Transistor, der laut Schaltbild ein n-Kanal-MOSFET ist, und der untere leitet. Dadurch wird der Ausgang mit GND verbunden und somit liegt am Ausgang eine 0! an. Es kommt also nicht zur Invertierung.
--> p-Kanal-MOSFET gehört nach oben und n-Kanal-MOSFET gehört nach unten. (nicht signierter Beitrag von 79.212.217.163 (Diskussion | Beiträge) 14:15, 31. Mai 2009 (CEST)
replies: text: Im Normalfall sind beide Tranistoren normalsperrend. Das Schaltbild müsste allerdings korrigiert werden, da hier der n-Kanal und der p-Kanal MOSFET vertauscht wurden. KTq 15:32, 31. Mai 2009 (CEST)

text: Mittlerweile habe ich die Schaltung des Inverters gegen eine korrigierte Version ersetzt. KTq 15:54, 31. Mai 2009 (CEST)

text: Ein selbstsperrender p-Kanal-MOSFET hat eine negative Schwellspannung. Der Source-Anschluss liegt auf UDD, liegt nun das Gate auf 0V, so ist die Gate-Source Spannung -UDD und somit sollte bei einer vernünftig gewählten Versorgungsspannung die Schwellspannung des p-Kanal-MOSFET betragsmäßig überschritten werden und der p-Kanal-MOSFET ist leitend. KTq 18:19, 31. Mai 2009 (CEST)
thread_title:  Kombination normalleitend und normalsperrend 

message: Kann mir jemand sagen, wie die Gleichung des folgenden Bildes lautet?
Ich würde das gerne schöner (siehe Galerie auf Commons) machen und brauche dafür exakte Informationen.
Es scheint folgendes zu gelten:
* x-Achse (nach rechts): V_dd(V): Spannung in Volt, von 1.5 bis 6 - Versorgungsspannung
* y-Achse (nach hinten): f(Hz): Frequenz in Herz, von 0 bis 10^9 - Takt
* z-Achse (nach oben): P_verl(mW): Verlustleistung in Milliwatt, von 0 bis 100 - Verlustleistung
Der Graph ist laut Text:
 Die Verlustleistung ist darüber hinaus linear von der Taktfrequenz und quadratisch vom Störabstand abhängig
Was ist hier der Störabstand? Kann mir jemand sagen, wie die Gleichung des abgebildeten Graphen lautet?
Grüße, --Martin Thoma 09:22, 22. Nov. 2012 (CET)
replies: text:  Die Gleichung lautet P_v=U_DD^2*f*c_p , wobei c_p die parasitären Kapazitäten am Ausgang des Gatters darstellen, kann also normiert werden. Mit der Gleichung P_v=U_DD^2*f solltest du eigentlich genau die selbe Darstellung wie in der bisher verwendeten Grafik erhalten. Ist ja auch zu erkennen, dass die Funktion über U_DD quadratisch und über f linear ansteigt. --0x539 (Diskussion) 01:21, 1. Dez. 2012 (CET)
replies: text:  Ok, dann ist hier mal der erste Vorschlag:
Grüße, --Martin Thoma 08:12, 1. Dez. 2012 (CET)
thread_title:  Bild 

message: Soweit ich mich erinnere, gab es vor CMOS eine andere (Haupt-)Technologie, ICs herzustellen.
Hies sie "Bipolar-Technik"?
Auf jeden Fall fehlt im Artikel eine zeitliche Einordnung und Nennung von Vorgänger-/Nachfolger-Techniken. Oder ich hab's übersehen.
--arilou (Diskussion) 13:36, 3. Feb. 2021 (CET)
replies: text: Für digitale IC's wäre das „reines“ PMOS, später NMOS bzw. HMOS. Ja, die Aspekte fehlen im Artikel. Leider fehlt mir auch die Zeit das zu recherchieren. IC's in Bipolar-Technik kenne ich nicht und würde das eher als Nische und Analogtechnik einordnen, aber das muss nichts heißen. --Cepheiden (Diskussion) 20:58, 3. Feb. 2021 (CET)

text: Hi, ab ca. 1950 Bipolartransistor, gefolgt von PMOS/NMOS-ICs und dann CMOS und BiCMOS-ICs, vgl. die Darstellung in 10.1007/978-3-642-23096-7 MfG  --17387349L8764 (Diskussion) 11:24, 21. Dez. 2022 (CET)
thread_title:  Vorgänger