Diskussion:Very High Speed Integrated Circuit Hardware Description Language

message: Bei der Beschreibung wird auf IP-Codes abgehoben. Das hat hier aber nichts zu sagen, da die Vorgehensweise für alle VHDL-Strukturen gilt - auch wenn sie kine IP werden oder sind. Hardwareonkel 18:02, 13. Jul 2006 (CEST)
thread_title: IP CORE

message: Ich wundere mich, daß in den genannten Abschnitten in den letzten Tagen
soviele Einträge entfernt worden sind. Gibt's da eine Policy, die ich
nicht kenne? 208.178.57.242 (nicht registrierter Nutzer ...) 
:Es gibt zu einzelnen Bereichen Richtlinien, siehe unter anderem Wikipedia:Weblinks. Wobei da etwas zuviel ausgemistet wurde, ich hab die mir brauchbar erscheindenen VHDL-Toturials und VHDL-Archvie als ext. Link wieder eingebaut. Das Siehe-Auch auszumisten ist generell eine gute Idee: Die Punkte darin sollten in den Fliesstext eingebaut und erklärt werden, was denn das alles ist, und nicht nur als eine unverständliche Schlagwortliste dem Leser hingeworfen werden. VHDL-Editoren, wozu da überhaupt ein Kapitel? Das ist noch zu viel. Ist halt einfach ein Texteditor, je nach persönlichen Präferenzen, und mit allerlei Schnickschnack. Das erscheint mir nicht so besonders. Literatur: Was fehlt Dir? Da wurde ja gar nichts rausgelöscht. (Reichardt als eines der besten deutschen VHDL-Bücher für die Synthese ist durchaus zu empfehlen und steht unter anderem in der Liste drinnen)--wdwd 21:52, 31. Mai 2007 (CEST)
thread_title:  VHDL Editoren / Siehe auch / Literatur / Weblinks 

message: Sollte vielleicht überarbeitet werden. Die 2-Prozess-Methode ist auch bei "Hardware-Entwicklern" die übliche (zumindest wenn man Chips entwirft) und wird nicht nur bei der FPGA-Programmierung genutzt (soweit ich mich erinnern kann, erzeugen einige Editoren bereits passende Templates, getrennt in sequentiellen und kobimatorischen Prozess, übrigens auch bei Verilog). -- Jce 12:26, 25. Feb. 2009 (CET)
replies: text: Der Einsatz von 2 Prozessen wird ausser von Jiri Gaisler noch mindestens von einem anderen Autor (und Hochschullehrer) als vorteilhaft dargestellt: Pong. P. Chu (https://www.amazon.com/s/ref=nb_sb_noss?__mk_de_DE=%C3%85M%C3%85%C5%BD%C3%95%C3%91&url=search-alias%3Daps&field-keywords=Pong+P.+Chu). --Burkhard (Diskussion) 22:16, 1. Mai 2020 (CEST)
thread_title:  Programmierstile 

message: Aus dem Abschnitt "Unterschiede und Gemeinsamkeiten zu klassischen Programmiersprachen" lese ich raus, dass die Anweisungen innerhalb eines Prozesses parallel ausgeführt werden. Wenn ich mir z.B.  http://www.vhdl-online.de/tutorial/englisch/t_41.htm ansehe, sieht es eher so aus als wenn Anwendungen nacheinander ausgeführt werden (=sequentiell). Ansonsten wäre das mit den Variablen wohl auch komplizierter umzusetzen, oder? --empi 17:35, 26. Feb. 2012 (CET)
replies: text: Wenn man den VHDL Code schlussendlich in der Hardware laufen lässt, dann geschieht alles parallel, auch wenn man es sequetiell programmiert hat. Der Simulator führt den Code zwar sequentiell aus, aber das Resultat für den Betrachter ist, als ob alles parallel läuft. Das ist viel Entwickler, die nur normalen Software schreiben, anfangs schwierig FPGA oder ASICs zu programmieren. --Thierry Gschwind 23:40, 26. Feb. 2012 (CET)
thread_title:  Anweisungen parallel? 

message: Spricht etwas dagegen in den Code-Beispielen clock'event durch die seit langem geläufigen Funktionen rising_edge()/falling_edge() zu ersetzen? --Burkhard (Diskussion) 22:20, 1. Mai 2020 (CEST)
thread_title:  clock'event vs. rising_edge() 

message: Aus aktuellem Anlass - Unverzichtbar:
* Peter J. Ashenden: The Designer’s Guide to VHDL. Morgan Kaufmann Publishers, San Francisco 2002, ISBN 1-55860-674-2.
* Peter J. Ashenden: VHDL – 2008. Just the new stuff. (Systems on Silicon). Morgan Kaufmann Publishers, San Francisco 2008, ISBN 978-0-12-374249-0.
* VHDL-AMS, z.B. Yannick Herve: VHDL-AMS. Oldenbourg, München 2006, ISBN 3-486-57787-5. (Noch nicht gelesen)
Sinnvoll:
* Johan Sandstrom (October 1995). "Comparing Verilog to VHDL Syntactically and Semantically". Integrated System Design. EE Times. — Sandstrom presents a table relating VHDL constructs to Verilog constructs.
Empfehlenswert:
* Pong P. Chu: RTL Hardware Design Using VHDL Coding for Efficiency, Portability, and Scalability. Wiley-IEEE Press; 1. Edition (23. Mai 2006),  ‎ ISBN 978-0471720928
--Burkhard (Diskussion) 19:48, 12. Feb. 2023 (CET)
thread_title:  Literatur