Verilog-AMS VerilogAMS是Verilog硬件描述语言的一个衍生它包含了模拟和混合信号扩展模块以实现对于模拟电路和混合信号系统行为的描述它扩展了VerilogSystemVerilog等的事件驱动仿真器的回路通过使用一个连续时间仿真器可以在模拟域analogdomain上求解微分方程模拟事件可以触发数字行为反之亦可