逻辑综合 在集成电路设计中邏輯合成英語logic synthesis是所设计数字电路的高抽象级描述经过布尔函数化简优化后转换到的逻辑门级别的电路连线网表的过程