时序收敛 时序收敛英語Timing closure是现场可编程逻辑门阵列特殊應用積體電路等集成电路设计过程中调整修改设计从而使得所设计的电路满足时序要求的过程为了完成上述过程工程师常常需要在电子设计自动化工具辅助下工作时序收敛一词有时也用于表达这些要求最终被满足的状态