集成电路版图 集成电路版图英語integrated circuit layout是真实集成电路物理情况的平面几何形状描述集成电路版图是集成电路设计中最底层步骤物理设计的成果物理设计通过布局布线技术将逻辑综合的成果门级的网表转换成物理版图文件这个文件包含了各个硬件单元在芯片上的形状面积和位置信息版图设计的结果必须遵守制造工艺时序面积功耗等的约束版图设计是借助电子设计自动化工具来完成的集成电路版图完成后整个集成电路设计流程基本结束随后半导体加工厂会接收版图文件利用具体的半导体器件制造技术来制造实际的硬件电路 如果以标准的工业流程进行集成电路制造即化学热学以及一些与光刻有关的变量可以得到精确控制那么最终制造出的集成电路的行为在很大程度上取决于不同几何形状之间的相互连接以及位置决定集成电路布局工程师的工作是将组成集成电路芯片的所有组件安置和连接起来并符合预先的技术要求通常这些技术要求包括性能尺寸和制造可行性在版图图形中不同颜色图形形状可以分别代表金属二氧化硅或组成集成电路组件的其他半导体层同时版图可以提供导体隔离层接触通孔掺杂注入层等方面的信息 生成的版图必须经过一系列被称为物理验证的检查流程设计人员必须使版图满足制造工艺设计流程和电路性能三方面带来的约束条件其中制造工艺往往要求电路符合最小线宽等工艺限制而功率耗费占用面积也是考虑的因素验证流程中最常见的是分为 设计规则检查design rule checking DRC通常会对宽度间距面积等进行检验 电路布局验证layout versus schematic LVS将原始电路图的网表与版图中提取出来的电路图的网表加以比较 版图参数提取从生成的版图中提取关键参数例如CMOS的长宽比耦合电容等另外可以获得电路的逻辑门延迟和连线延迟参数从而进行更精确的仿真 电学规则检查检查是否存在通路短路孤立节点等情况 在所有的验证完成之后版图数据会转换到一种在工业界通用的标准格式通常是GDSII格式然后它会被送到半导体硬件厂商进行制造这一数据传送过程被称为下线这一术语源于这些数据以往是通过磁带运输到工厂的半导体硬件厂商进一步将标准格式的数据转换成另一种格式并用它来生产用于进行半导体器件制造中光刻步骤的光罩等精密规格的器材 在集成电路发展的早期集成电路的复杂程度较低因此设计任务也没如今那么困难其版图设计主要依靠人工在不透明的磁带和胶片上完成这在一定程度上类似人们使用印刷电路板来完成中小型电路的设计现代超大规模集成电路的版图设计通常需要在集成电路版图编辑器等软件的辅助下完成大多数复杂的步骤都可以使用电子设计自动化工具代替人工劳动包括布局布线工具等但是工程师也必须掌握操作这些软件的技术整个有关版图的物理设计仿真往往涉及了大量文件格式随着计算机功能的不断强化自动化集成电路版图工具软件也不断发展诸如SynopsysMentor GraphicsCadenceCompass和Daisy等公司的产品占据了相当的市场份额