设计收敛 设计收敛英語Design closure是集成电路设计过程中反复设计调整设计细节以使目标电路逐渐满足一系列设计约束的过程集成电路设计的每个步骤例如静态时序分析布局布线等都是极其复杂的过程并形成了若干专门的学科进行研究