寄存器传输级 在数位电路设计中寄存器传输级英語registertransfer level RTL是一种对同步数位电路的抽象模型这种模型是根据数字信号在硬件寄存器存储器组合逻辑装置和总线等逻辑单元之间的流动以及其逻辑代数运作方式来确定的 寄存器传输级抽象模型在诸如Verilog和VHDL的硬件描述语言中被用于创建对实际电路的高层次描述而低层次描述甚至实际电路可以通过高层次描述导出在现代的数位设计中寄存器传输级上的设计是最典型的工作流程逻辑合成工具可以根据寄存器传输级的描述构建更低级别的电路描述