指令管線化 指令管線化英語Instruction pipeline是為了讓計算機和其它數位電子裝置能夠加速指令的通過速度單位時間內被執行的指令數量而設計的技術 管線在處理器的內部被組織成層級各個層級的管線能半獨立地單獨運作每一個層級都被管理並且鏈接到一條鏈因而每個層級的輸出被送到其它層級直至任務完成 處理器的這種組織方式能使總體的處理時間顯著縮短 未管線化的架構產生的效率低因為有些CPU的模組在其他模組執行時是閒置的管線化雖並不會完全消除CPU的閒置時間但是能夠讓這些模組並行運作而大幅提升程式執行的效率差不多有些類似流水線工廠的概念 但並不是所有的指令都是獨立的在一條簡單的管線中完成一個指令可能需要層如右圖所示要在最佳性能下運算當第一個指令被執行時這個管線需要運行隨後條獨立的指令可是如果隨後條指令依賴於第一條指令的輸出管線控制邏輯器就必須插入延遲時脈周期到管線內直到依賴被滿足而轉發技術能顯著減少延時憑藉多個層雖然管線化在理論上能提高效能優勝於無管線的內核假設時脈也因應層的數量按比例增加但事實上許多指令碼設計中並不會考慮到理想的執行