メモリスタ

メモリスタ (またはメモリスター。英語: memristor, [ˈmɛmrɪstər]; メモリ抵抗器 のかばん語) は、電荷と磁束鎖交（英語版）に関係する非線形2端子（英語版）電気部品である。通過した電荷を記憶し、それに伴って抵抗が変化する受動素子である。過去に流れた電流を記憶する抵抗器であることからメモリスタ (memristor) と名づけられた。 1971年に蔡少棠（英語版）によって言及と命名がなされ、これにより、抵抗器、コンデンサ、インダクタも含む基本的な電気部品の理論上のカルテットが完成した。抵抗器、キャパシタ、インダクタに次ぐ新たな受動素子であるので、“第4の回路素子” と呼ばれる。 蔡（英語版）と姜（英語版、朝鮮語版）は後にこの概念をメモリスティブ体系に一般化した。理想的なメモリスタ部品の主要な特性を複数の在来型の部品からなる回路で模倣するようなシステムも、一般にメモリスタと呼ばれる。 このようなメモリスタ・システム技術はいくつか開発されており、特にReRAMがその1例である。 電子デバイスのメモリスティブ特性の特定は論争を呼んでいる。実験的には、理想的なメモリスタはまだ実証されていない。 蔡は1971年の論文で、非線形抵抗器 (電圧対電流)、非線形コンデンサ (電圧対電荷)、および非線形インダクタ (磁束鎖交対電流) の間に理論上の対称性を特定した。この対称性から、彼は磁束と電荷を結び付ける第四の基礎的非線形回路要素の特性を推測し、これをメモリスタと呼んだ。線形 (または非線形) 抵抗器とは対照的に、メモリスタは過去の電圧または電流の記憶を含め、電流と電圧の間にダイナミックな関係を持っている。他の科学者は、バーナード・ウィドロー（英語版）のメミスター（英語版）のようなダイナミックメモリ抵抗器を提案していたが、蔡は数理的普遍性を導入した。 メモリスタは、通過した電荷 q ( t ) {\textstyle q(t)} と端子間の磁束鎖交 Φ m ( t ) {\textstyle \Phi _{\mathrm {m} }(t)} が非線形関数関係であるような素子と定義される。すなわち、 f ( Φ m ( t ) , q ( t ) ) = 0 {\displaystyle f(\mathrm {\Phi } _{\mathrm {m} }(t),q(t))=0} と表わされる。磁束鎖交 Φ m {\textstyle \Phi _{\mathrm {m} }} は、インダクタの回路特性から一般化される。ここでは磁場を表すものではなく、その物理的意味については以下で説明する。 記号 Φ m {\textstyle \Phi _{\mathrm {m} }} はすなわち、電圧の時間積分と見なすことができる。 Φ m {\textstyle \Phi _{\mathrm {m} }} と q {\textstyle q} の関係において、一方の他方に対する導関数は、一方または他方の値に依存する。そしてそれゆえ、それぞれの導関数は電荷を伴なう磁束の変化の電荷依存率を述べるメモリスタンス関数によって特徴づけられる。 M ( q ) = d Φ m d q {\displaystyle M(q)={\frac {\mathrm {d} \Phi _{\rm {m}}}{\mathrm {d} q}}} 磁束を電圧の時間積分として、電荷を電流の時間積分として代入すると、より便利な形式が得られる: M ( q ( t ) ) = d Φ / d t d q / d t = V ( t ) I ( t ) {\displaystyle M(q(t))={\cfrac {\mathrm {d} \Phi _{\rm {}}/\mathrm {d} t}{\mathrm {d} q/\mathrm {d} t}}={\frac {V(t)}{I(t)}}} メモリスタを抵抗、キャパシタ、インダクタに関連付けるには、デバイスを特徴付ける項 M ( q ) {\textstyle M(q)} を分離し、常微分方程式として記述すると便利。 上記の表は I {\textstyle I} 、 q {\textstyle q} 、 Φ m {\textstyle \Phi _{m}} 、および V {\textstyle V} の微分の有意義な比率を全てカバーする。 I {\textstyle I} は q {\textstyle q} の導関数であり、また Φ m {\textstyle \Phi _{m}} は V {\textstyle V} の積分であるため、 d I {\textstyle dI} を d q {\textstyle dq} に、または d Φ m {\textstyle d\Phi _{m}} を d V {\textstyle dV} に関連付けることができるデバイスはない。このことから、メモリスタは電荷に依存する抵抗であると推測できる。もし M ( q ( t ) ) {\textstyle M(q(t))} が定数の場合、オームの法則 R ( t ) = V ( t ) / I ( t ) {\textstyle R(t)=V(t)/I(t)} が得られる。ただし、 M ( q ( t ) ) {\textstyle M(q(t))} が自明でない場合、 q ( t ) {\textstyle q(t)} と M ( q ( t ) ) {\textstyle M(q(t))} は時間とともに変化する可能性があるため、方程式は同等ではない。時間の関数として電圧を解くと、 V ( t ) =   M ( q ( t ) ) I ( t ) {\displaystyle V(t)=\ M(q(t))I(t)} が得られる。この方程式は M {\textstyle M} が電荷によって変化しない限り、メモリスタが電流と電圧の間で線形関係を定義することを示している。非ゼロ電流は時間変化する電荷を意味する。交流電流は(しかしながら)、 q {\textstyle q} の最大変化によって M {\textstyle M} に大きな（英語版）変化を引き起こさない限り — 正味の電荷の移動を伴わずに測定可能な電圧を誘導することにより回路動作の線形依存性を明らかにすることができる。 さらに、電流が印加されない場合、メモリスタは静的である。 I ( t ) = 0 {\textstyle I(t)=0} の場合、 V ( t ) = 0 {\textstyle V(t)=0} であり、 M ( t ) {\textstyle M(t)} は定数であることがわかる。これはメモリー効果の本質である。 同様に、 W ( ϕ ( t ) ) {\textstyle W(\phi (t))} をメモダクタンスとして定義できる。 i ( t ) = W ( ϕ ( t ) ) v ( t ) {\displaystyle i(t)=W(\phi (t))v(t)} 電力消費特性、これは抵抗器の式 I 2 R {\textstyle I^{2}R} を思い出させる。 P ( t ) =   I ( t ) V ( t ) =   I 2 ( t ) M ( q ( t ) ) {\displaystyle P(t)=\ I(t)V(t)=\ I^{2}(t)M(q(t))} M ( q ( t ) ) {\textstyle M(q(t))} がほとんど変化しない限り(交流下など)、メモリスタは定抵抗器のように見える。もしも M ( q ( t ) ) {\textstyle M(q(t))} が敏速に増加すると(しかしながら)電流と電力消費は急速に停止する。 M ( q ) {\textstyle M(q)} は、 q {\textstyle q} のすべての値に対して正になるように物理的に制限される (デバイスが受動的であり、ある q {\textstyle q} で超伝導状態にならないと仮定する)。 負の値は、交流で動作するときにエネルギーを永続的に供給することを意味する。 メモリスタ機能の性質を理解するためには、デバイスのモデル化（英語版）の概念から始めて、基本的な回路理論の概念についてある程度の知識があると役に立つ。 エンジニアや科学者が物理システムを元の形で分析することはめったにない。代わりに、彼らはシステムの挙動を近似するモデルを構築する。モデルの挙動を解析することで、彼らは実際のシステムの挙動を予測することを望んでいる。モデルを構築する主な理由は、通常、物理システムが複雑すぎて実際の分析に対応できないからである。 20世紀には、研究は研究者がメモリスティブ特性を認識していないデバイスで行われた。このため、そのようなデバイスはメモリスタとして認識されるべきであるという提案が提起された。PershinとDi Ventraは、理想的なメモリスタが実際に存在するのか、それとも純粋に数学的な概念であるのかについての長年の論争の解決に役立つテストを提案した。 2008年以降の研究の大部分はこの分野に集中しているため、この記事の残りの部分では主にReRAMデバイスに関連するメモリスタについて説明する。 Paul Penfield博士は、1974年のMIT技術報告書の中で、ジョセフソン接合に関連してメモリスタについて言及している。これは回路デバイスの文脈における「メモリスタ」という単語の初期の使用例であった。 ジョセフソン接合を通る電流の項の1つは次の式のように表され: i M ( v ) = ϵ cos ⁡ ( ϕ 0 ) v = W ( ϕ 0 ) v {\displaystyle {\begin{aligned}i_{M}(v)&=\epsilon \cos(\phi _{0})v\\&=W(\phi _{0})v\end{aligned}}} ϵ {\textstyle \epsilon } には物理的な超電導材料に基づく定数が、 v {\textstyle v} には接合部両端間の電圧が、 i M {\textstyle i_{M}} には接合部を流れる電流が当て嵌まる。 20世紀後半を通じて、このジョセフソン接合における位相依存コンダクタンスに関する研究が行われた。この位相依存コンダクタンスを推論するためのより包括的なアプローチが、2014年にPeottaとDiVentraの独創的な論文で登場した。 理想的なメモリスタを研究することは現実的には難しいため、メモリスタを使用してモデル化できるその他の電気デバイスについて話すことにする。メモリスティブ・デバイス (システム) の数学的記述については、#理論を参照されたし。 放電管は、伝導電子 n e {\textstyle n_{e}} の数の関数である抵抗(値)で、メモリスティブ・デバイスとしてモデル化できる。 v M = R ( n e ) i M d n e d t = β n + α R ( n e ) i M 2 {\displaystyle {\begin{aligned}v_{M}&=R(n_{e})i_{M}\\{\frac {dn_{e}}{dt}}&=\beta n+\alpha R(n_{e})i_{M}^{2}\end{aligned}}} v M {\textstyle v_{M}} は放電管の両端の電圧、 i M {\textstyle i_{M}} はそこを流れる電流、そして n e {\textstyle n_{e}} は伝導電子の数である。単純なメモリスタンス関数は R ( n e ) = F n e {\textstyle R(n_{e})={\frac {F}{n_{e}}}} である。 α , β {\textstyle \alpha ,\beta } そして F {\textstyle F} はチューブの寸法と充填ガスに依存するパラメータである。メモリスティブな挙動の実験的な特定は、 v − i {\textstyle v-i} 平面における「ピンチ化ヒステリシス・ループ」である。一般的な放電管のこのような特性を示す実験については、「物理メモリスタのリサジュー図(A physical memristor Lissajous figure)」(YouTube)を参照されたし。動画では物理メモリスタのピンチ化ヒステリシス特性における偏差をどのように理解するかも図解している。 サーミスタはメモリスティブ・デバイスとしてモデル化できる。 v = R 0 ( T 0 ) exp ⁡ [ β ( 1 T − 1 T 0 ) ] i ≡ R ( T ) i d T d t = 1 C [ − δ ⋅ ( T − T 0 ) + R ( T ) i 2 ] {\displaystyle {\begin{aligned}v&=R_{0}(T_{0})\exp \left[\beta \left({\frac {1}{T}}-{\frac {1}{T_{0}}}\right)\right]i\\&\equiv R(T)i\\{\frac {dT}{dt}}&={\frac {1}{C}}\left[-\delta \cdot (T-T_{0})+R(T)i^{2}\right]\end{aligned}}} β {\textstyle \beta } は材料定数であり、 T {\textstyle T} はサーミスタの絶対体温であり、 T 0 {\textstyle T_{0}} は周囲温度 (温度単位は両方ともケルビン)であり、 R 0 ( T 0 ) {\textstyle R_{0}(T_{0})} は T = T 0 {\textstyle T=T_{0}} における低温(側)抵抗(値)を示し、 C {\textstyle C} は熱容量であり、そして δ {\textstyle \delta } はサーミスタの損失定数(熱放散定数)である。 ほとんど研究されていない基礎的な現象は、pn接合におけるメモリスティブな挙動である。メモリスタはダイオードベースの電荷蓄積効果を模倣する上で重要な役割を果たし、また(順方向過渡時に非常に重要な)導電率変調現象にも関与する。 2008年に、HP研（英語版）のチームは二酸化チタンの薄膜の分析に基き、その結果ReRAMデバイスの動作をメモリスタの概念に結び付けることができる、蔡のメモリスタについての実験的証拠を発見した。HP研によると、メモリスタは次のように動作する: メモリスタの電気抵抗（英語版）は一定ではなく以前デバイスに流れた電流に依存し、すなわち、この現在の抵抗は以前にどれだけの電荷がそこを通って、どの方向に流れたかによって決まり; デバイスはその履歴 — いわゆる不揮発性特性 — を記憶する。電力供給がオフになるとき、メモリスタは再度電源が入るまで自身の直近の抵抗(値)を記憶する。 HP研の結果は科学雑誌Nature に掲載された。この主張を受けて、蔡少棠は「メモリスタの定義は抵抗スイッチング効果に基く2端子不揮発性メモリデバイスのあらゆる形式をカバーするように一般化できる」と主張している。蔡はまた「メモリスタは既知の中で最も古い回路素子（英語版）であり、その効果は抵抗器、コンデンサ、そしてインダクタよりも古い」とも主張した。本物のメモリスタが物理的な現実において実際に存在し得るのかに関しては(しかしながら)いくつかの深刻な疑問がある。それに加えて、いくつかの実験的証拠では抵抗スイッチングメモリにおける非受動的ナノバッテリー（英語版）効果が観察できるため蔡の一般論と矛盾する。そのような理想的または一般的なメモリスタが実際に存在するのか、それとも純粋に数学的な概念であるのかを分析するため、PershinとDi Ventraによって簡単なテストが提案された。今までのところ、テストを合格できる実験用の抵抗スイッチングデバイス (ReRAM) はないようである。 これらのデバイスは、ナノエレクトロニクス メモリデバイス、コンピュータロジック、そしてニューロモルフィック/ニューロメモリスティブ・コンピュータアーキテクチャでの応用を企図されている。2013年に、ヒューレット・パッカードのマーティン・フィンク（英語版）CTOは、「メモリスタ・メモリは早ければ2018年にも市販される可能性がある」と示唆した。2012年3月に、HRLラボラトリーズ（英語版）とミシガン大学の研究者チームは、CMOSチップ上に構築された最初の機能するメモリスタ・アレイを発表した。 1971年の当初の定義によれば、メモリスタは4番目の基本回路要素であり、電荷と磁束鎖交の間に非線形関係を形成する。2011年に蔡は、より広い、抵抗スイッチングに基づく全ての2端子不揮発性メモリデバイスを含む定義を主張した。WilliamsはMRAM、相変化メモリそしてReRAMはメモリスタ技術であると主張した。一部の研究者は、血液や皮膚などの生物学的構造が定義に適合すると主張した。他の人はHP研（英語版）が開発中のメモリデバイスや他の形式のReRAMはメモリスタではなく、むしろ可変抵抗システムのより広範なクラスの一部であり、そしてメモリスタの広義の定義はHPのメモリスタ特許を有利にする科学的に不当な土地収奪（英語版）であると主張した。 2011年に、MeuffelsとSchroederは初期のメモリスタ論文の1つにイオン伝導に関する誤った仮定が含まれていることを指摘した。2012年に、MeuffelsとSoniは、メモリスタの実現におけるいくつかの基本的な課題と難問について議論した。彼らはNature の論文「行方不明のメモリスタが見つかった(The missing memristor found)」で提示された電気化学モデリングにおいて、電圧または電流ストレス下での「金属 — TiO2−x — 金属」構造の挙動に対する濃度分極（英語版）効果の影響が考慮されていなかったため、不備を指摘した。この批判は2013年にValovら(et al.)によって参照された。 ある種の思考実験において、MeuffelsとSoniは、さらに次のような深刻な矛盾を明らかにした: いわゆる不揮発性特性を持つ電流制御メモリスタが物理的現実に存在する場合、その挙動はシステムの「情報」状態を変更するために必要な最小エネルギー量に制限を設けるランダウアーの原理に違反することになる。この批判は最終的にDi Ventra（英語版）とPershinによって採用された。 この文脈の中において、MeuffelsとSoniは、基本的な熱力学的原理を次のように指摘した: 不揮発性情報ストレージにはシステムの異なる内部メモリ状態を相互に分離する自由エネルギー障壁の存在が必要であり; さもないと、一方が「中性の」状況に直面することになり、そしてシステムがちょうど熱ゆらぎの影響下にある場合、ある記憶状態から別の記憶状態へ勝手気ままに変動してしまうだろう。熱ゆらぎに対して保護されていない場合、内部メモリ状態は、状態の劣化を引き起こすいくつかの拡散ダイナミクスを示す。自由エネルギー障壁は(したがって)ビット操作の低ビットエラー確率を保証するのに十分高くなければならない。その結果として、とあるメモリデバイスにおけるビット値の意図的な変更について  — 必要なビットエラー確率に応じ  — エネルギー必要量には常に下限が存在する。 メモリスティブ体系の一般概念において、定義方程式は次のとおり (#理論を参照): y ( t ) = g ( x , u , t ) u ( t ) , x ˙ = f ( x , u , t ) , {\displaystyle {\begin{aligned}y(t)&=g(\mathbf {x} ,u,t)u(t),\\{\dot {\mathbf {x} }}&=f(\mathbf {x} ,u,t),\end{aligned}}} u ( t ) {\textstyle u(t)} は入力信号であり、そして y ( t ) {\textstyle y(t)} は出力信号が当て嵌まる。ベクトル x {\textstyle \mathbf {x} } はデバイスの内部メモリ状態の違いを説明する n {\textstyle n} 個の状態変数のセットを表す。 x ˙ {\displaystyle {\dot {\mathbf {x} }}} は時間を伴う状態ベクトル x {\textstyle \mathbf {x} } の時間依存変化率である。 一方が単なる曲線当てはめを超え、そして不揮発性メモリ要素(例えば抵抗変化型メモリデバイス)の実際の物理モデリングを目指しているとき、前述の物理的な相関関係に常に注意を払う必要がある。提案されたモデルとその結果として得られる状態方程式の適切性をチェックするために、入力信号 u ( t ) {\textstyle u(t)} は、避けられない熱ゆらぎの存在を考慮する、確率項(※原文: stochastic term) ξ ( t ) {\textstyle \xi (t)} (※最小二乗法の誤差項(error term)εに字面が似ているがξは違う(大分配関数))と重畳しうる。動的状態方程式の一般形は最終的に次のようになる: x ˙ = f ( x , u ( t ) + ξ ( t ) , t ) , {\displaystyle {\dot {\mathbf {x} }}=f(\mathbf {x} ,u(t)+\xi (t),t),} ξ ( t ) {\textstyle \xi (t)} には、例えば、ホワイトガウス電流または電圧ノイズが当て嵌まる。ノイズに対するシステムの時間依存応答の解析的または数値的解析に基づいて、モデリング手法の物理的妥当性について決定を下すこと(例えば、システムは電源オフモードでもメモリの状態を保持できるかどうか?)が可能になる。 純正の電流制御メモリスタに関して、このような分析はDi VentraとPershinによって行われた。提案された動的状態方程式には、このようなメモリスタが避けられない熱ゆらぎに対処できるようにする物理的メカニズムが提供されていないため、電流制御メモリスタは、電流ノイズの影響を受けると、時間の経過とともにその状態が不規則に変化する。Di VentraとPershinはその結果、抵抗 (メモリ) 状態が電流または電圧の履歴のみに依存するメモリスタは、避けられないジョンソン=ナイキスト・ノイズから自らのメモリ状態を保護できず、永続的な情報損失(いわゆる「確率的大惨事」)に悩まされると結論付けた。電流制御メモリスタは、したがって、物理的現実に固体デバイスとして存在することはできない。 前述の熱力学的原理は、さらに2端子不揮発性メモリデバイス (例えば「抵抗スイッチング」メモリデバイス (ReRAM))の動作をメモリスタの概念と関連付けることはできないことを暗示し、つまり、そのようなデバイスは、それ自体では電流または電圧の履歴を記憶できない。異なる内部メモリまたは抵抗状態の間の遷移は確率的な性質を持っている。状態{i}から状態{j}への遷移ついての確率は、両方の状態の間の自由エネルギー障壁の高さに依存する。遷移確率は、適切にメモリデバイスを駆動すること(すなわち、(たとえば)外部から印加されるバイアスを用いて、{i} → {j}の遷移間の自由エネルギー障壁を「下げる」こと)による影響を受ける可能性がしたがってある。 「抵抗スイッチング」イベントは、外部バイアスを特定の閾値を超える値に設定することによって簡単に強制できる。これは自明なケースであり、すなわち、{i} → {j}の遷移間の自由エネルギー障壁はゼロに減らされる。一方に閾値を下回るバイアスを印加する場合、デバイスが時間の経過とともに（ランダムな熱ゆらぎによって引き起こされる）切り替わる確率は依然として有限であるが、しかし  — 確率過程を扱っているため — スイッチング イベントがいつ発生するかを予測することは不可能である。これが、観測された抵抗スイッチング (ReRAM) プロセスすべての確率的性質の基本的な理由である。自由エネルギー障壁が十分に高くない場合、メモリデバイスは何もすることなくいっそ切り替わることも可能である。 2端子不揮発性メモリデバイスが明確な抵抗状態{j}にあることが判明した場合、(したがって) 現在のその状態と、前述のその電圧履歴との間に物理的な1対1の関係は存在しない。個々の不揮発性メモリデバイスのスイッチング挙動は、その結果、メモリスタ/メモリスティブ体系に対して提案されている数学的枠組み内では説明できない。 熱力学へのさらなる好奇心はメモリスタ/メモリスティブ デバイスは抵抗器のようにエネルギッシュに振る舞うはずであるという定義から生じる。このような機器に入力される瞬時電力は、ジュール熱（英語版）として周囲に完全に放散され、そのため、ある抵抗状態 x i {\textstyle \mathbf {x} _{i}} から別の抵抗状態 x j {\textstyle \mathbf {x} _{j}} に移行した後、システムには余分なエネルギーが残らない。したがって、(たとえこれらの異なる状態が異なるデバイスの抵抗(それ自体はデバイスの材質の物理的変化によって引き起こされるに違いない)を生じさせたとしても)状態 x i {\textstyle \mathbf {x} _{i}} (U (V, T, xi))におけるメモリスタデバイスの内部エネルギー（英語版）は状態 x j {\textstyle \mathbf {x} _{j}} (U (V, T, xj))における場合と同じになる。 他の研究者は、線形イオンドリフト（英語版）の仮定に基づくメモリスタモデルは、セット時間（高抵抗から低抵抗へのスイッチング）とリセット時間（低抵抗から高抵抗へのスイッチング）の間の非対称性を考慮しておらず、且つ、実験データと一致するイオン移動度値が提供されてないことを指摘した。この欠陥を補うために非線形イオンドリフトモデルが提案されている。 ReRAMの研究者による2014年の論文は、Strukov (HP) の初期/基本メモリスタ モデリング方程式は実際のデバイスの物理(学)をよく反映していないと結論付けた一方、PickettのモデルやMenzelのECMモデル (Menzelはその論文の共著者) などの後続の (物理ベースの) モデルには十分な予測可能性があるが、しかし計算量的には法外に高い。2014年現在、これらの課題のバランスをとるモデルの探索が続けられている; この論文ではChang氏とYakopcic氏のモデルが潜在的に優れた妥協案であると指摘している。 マーティン・レイノルズ（英語版）(研究機関ガートナーの電気工学アナリスト) は「HPが自社のデバイスをメモリスタと呼んでいたのはいい加減であった一方、批評家たちは、それはメモリスタではないと学者ぶって言っていた。」とコメントした。 蔡は、デバイスがメモリスタとして適切に分類されるかどうかを判断するための実験的試験を提案した: 電圧 – 電流平面におけるリサージュ曲線は初期条件とは関係なく、双極性の周期的な電圧または電流によって駆動されると、ピンチ化ヒステリシス・ループになる。 ピンチ化ヒステリシス・ループの各突出部の面積は、強制信号の周波数が増加するにつれて縮小する。 周波数が無限大に近づくにつれて、ヒステリシス・ループは原点を通る直線に縮退し、その傾きは強制信号の振幅と形状に依存する。 蔡によれば、ReRAM、MRAM、そして相変化メモリを含む、全ての抵抗スイッチング・メモリはこれらの基準を満たしており、メモリスタである。しかしながら、初期条件の範囲または周波数の範囲にわたるリサージュ曲線についてのデータの欠如が、この主張の評価を複雑にする。 実験的証拠は、酸化還元ベースの抵抗メモリ (ReRAM) には蔡のメモリスタ・モデルとは相反するナノバッテリー（英語版）効果が含まれることを示している。これはメモリスタ理論を正確なReRAMモデリングを可能にするために拡張または修正する必要があることを暗示している。 2008年に、HP研（英語版）出身の研究者は、二酸化チタンの薄膜に基づくメモリスタンス関数についてのモデルを発表した。 R O N {\textstyle R_{\mathrm {ON} }} ≪ R O F F {\textstyle R_{\mathrm {OFF} }} について、メモリスタンス関数は以下であると同定された: M ( q ( t ) ) = R O F F ⋅ ( 1 − μ v R O N D 2 q ( t ) ) {\displaystyle M(q(t))=R_{\mathrm {OFF} }\cdot \left(1-{\frac {\mu _{v}R_{\mathrm {ON} }}{D^{2}}}q(t)\right)} ここで R O F F {\textstyle R_{\mathrm {OFF} }} は高抵抗状態を表し、 R O N {\textstyle R_{\mathrm {ON} }} は低抵抗状態を表し、 μ v {\textstyle \mu _{v}} は薄膜内のドーパントの移動度を表し、そして D {\textstyle D} は膜厚を表す。HP研のグループは「非線形イオンドリフトおよび境界効果に帰因する実験の測定(結果)とメモリスタモデル間の差異を埋め合わせるためには『窓関数』が必要である」と指摘した。 一部のメモリスタについて、印加電流または電圧は抵抗に大きな変化を引き起こす。このようなデバイスは抵抗に望ましい変化を達成するために費やさなければならない時間とエネルギーを調べることによってスイッチとして特徴づけられる場合がある。これは印加電圧が一定のままであると仮定する。単一スイッチング・イベント中のエネルギー放散について解くと、メモリスタにとって T o n {\textstyle T_{\mathrm {on} }} から T o f f {\textstyle T_{\mathrm {off} }} までの時間内に R o n {\textstyle R_{\mathrm {on} }} から R o f f {\textstyle R_{\mathrm {off} }} に切り替わるには、電荷が Δ Q = Q o n − Q o f f {\textstyle \Delta Q={Q_{\mathrm {on} }}-{Q_{\mathrm {off} }}} だけ変化しなければならないことが明らかになる。 E s w i t c h =   V 2 ∫ T o f f T o n d t M ( q ( t ) ) =   V 2 ∫ Q o f f Q o n d q I ( q ) M ( q ) =   V 2 ∫ Q o f f Q o n d q V ( q ) =   V Δ Q {\displaystyle E_{\mathrm {switch} }=\ V^{2}\int _{T_{\mathrm {off} }}^{T_{\mathrm {on} }}{\frac {\mathrm {d} t}{M(q(t))}}=\ V^{2}\int _{Q_{\mathrm {off} }}^{Q_{\mathrm {on} }}{\frac {\mathrm {d} q}{I(q)M(q)}}=\ V^{2}\int _{Q_{\mathrm {off} }}^{Q_{\mathrm {on} }}{\frac {\mathrm {d} q}{V(q)}}=\ V\Delta Q} V = I ( q ) M ( q ) {\textstyle V={I(q)M(q)}} を代入し、定数 V {\displaystyle V} に ∫ d q V = Δ Q V {\textstyle \int {\frac {\mathrm {d} q}{V}}=\Delta {\frac {Q}{V}}} を代入すると、最終的な式が得られる。この電力特性はコンデンサ・ベースの金属酸化物半導体トランジスタの電力特性とは根本的に異なる。トランジスタとは異なり、電荷の観点からメモリスタの最終状態はバイアス電圧に依存しない。 Williamsによって説明されたメモリスタの種類は、その抵抗範囲全体にわたるスイッチング後、理想的ではなくなり、「ハードスイッチング・レジーム」とも呼ばれる、ヒステリシスを形成する。もう一つの種類のスイッチは、周期的な M ( q ) {\textstyle M(q)} を持ち、そのため一定のバイアスの下では、各オフ-オン・イベントの後にオン-オフ・イベントが続くことになるだろう。このようなデバイスは、あらゆる条件下でメモリスタとして機能するが、実用性は低くなる。 n {\textstyle n} 次メモリスティブ体系のより一般的な概念では、定義方程式は次のとおりであり、 y ( t ) = g ( x , u , t ) u ( t ) , x ˙ = f ( x , u , t ) {\displaystyle {\begin{aligned}y(t)&=g({\textbf {x}},u,t)u(t),\\{\dot {\textbf {x}}}&=f({\textbf {x}},u,t)\end{aligned}}} ここで u ( t ) {\textstyle u(t)} は入力信号であり、 y ( t ) {\textstyle y(t)} は出力信号であり、ベクトル x {\textstyle \mathbf {x} } はデバイスを説明する n {\textstyle n} 個の状態変数のセットを表し、そして g {\textstyle g} と f {\textstyle f} は連続関数である。電流制御メモリスティブ体系の場合、信号 u ( t ) {\textstyle u(t)} は電流信号 i ( t ) {\textstyle i(t)} を表し、信号 y ( t ) {\textstyle y(t)} は電圧信号 v ( t ) {\textstyle v(t)} を表す。電圧制御メモリスティブ体系の場合、信号 u ( t ) {\textstyle u(t)} は電圧信号 v ( t ) {\textstyle v(t)} を表し、信号 y ( t ) {\textstyle y(t)} は電流信号 i ( t ) {\textstyle i(t)} を表す。 純粋なメモリスタはこれらの方程式の特殊なケースであり、つまり x {\textstyle x} が電荷のみに依存( x = q {\textstyle \mathbf {x} =q} )するとき、電荷は時間微分 d q d t = i ( t ) {\textstyle {\frac {\mathrm {d} q}{\mathrm {d} t}}=i(t)} を介して電流に関係するためである。したがって、純粋なメモリスタの場合、 f {\textstyle f} (すなわち、状態の変化率) は電流 i ( t ) {\textstyle i(t)} と等しいか、それに比例しなければならない。 メモリスタとメモリスティブ体系の結果生じる特性のうち1つが、ピンチ化ヒステリシス効果の存在である。電流制御メモリスティブ体系の場合、入力 u ( t ) {\textstyle u(t)} は電流 i ( t ) {\textstyle i(t)} であり、出力 y ( t ) {\textstyle y(t)} は電圧 v ( t ) {\textstyle v(t)} であり、そして曲線の傾きは電気抵抗を表す。ピンチ化ヒステリシス曲線の傾きにおける変化は(ReRAMおよびその他の形式の2端子抵抗メモリの現象の中心である)異なる抵抗状態間のスイッチングを示す。高周波においては、メモリスティブ理論はピンチ化ヒステリシス効果が退化してしまうことを予測し、線形抵抗器を表す直線をもたらす。非交差ピンチ化ヒステリシス曲線の一部の種類 (タイプ-IIと示される) は、メモリスタによって説明することはできないことが証明された。 メモリスティブ・ネットワークの概念は蔡少棠によって1965年の彼の論文「メモリスティブ・デバイスと体系(Memristive Devices and Systems)」で初めて発表された。蔡は人間の脳の振舞いをシミュレートできるかもしれない人工ニューラル・ネットワークを構築する手段としてメモリスティブ・デバイスの利用を提案した。事実、回路におけるメモリスティブ・デバイスはキルヒホッフの法則による複雑な相互作用を持つ。メモリスティブ・ネットワークはメモリスタンスの特性を示す電子部品である、メモリスティブ・デバイスに基づく、人工ニューラル・ネットワークの一種である。メモリスティブ・ネットワークにおいて、メモリスティブ・デバイスは人間の脳のニューロンとシナプスの振舞いをシミュレートするために使用される。ネットワークは一連の重みを介して他の各層に接続される、メモリスティブ・デバイスの層から構成される。これらの重みはトレーニング・プロセス中に調整され、ネットワークが新しい入力データに対して学習と適応することを可能にする。メモリスティブ・ネットワークの利点の1つは、比較的シンプルで安価なハードウェアを使用して実装でき、これらを低コストの人工知能システムを開発するための魅力的な選択肢にする。また、より少ない電力で情報の格納と処理をできるため、従来の人工ニューラル・ネットワークよりもエネルギー効率が高い可能性もある。しかしながら、メモリスティブ・ネットワークの分野は、まだ開発の初期段階にあり、その能力と限界を完全に理解するには、さらなる研究が必要とされている。電圧発生器を直列に接続したメモリスティブ・デバイスのみの最も単純なモデルの場合、各デバイスのネットワークの内部メモリの進化を説明する、厳密な閉じた形式の方程式 (Caravelli-Traversa-Di Ventra方程式（英語版）、CTDV)が存在する。2つの抵抗値間のスイッチの(しかし現実的ではない)単純なメモリスタ・モデルの場合、( d x / d t = I / β − α x {\textstyle dx/dt=I/\beta -\alpha x} を伴う)Williams-Strukovモデル R ( x ) = R o f f ( 1 − x ) + R o n x {\textstyle R(x)=R_{off}(1-x)+R_{on}x} によって与えられる、次のような形式を取る一連の非線形結合微分方程式が存在する: d x → d t = − α x → + 1 β ( I − χ Ω X ) − 1 Ω S → {\displaystyle {\frac {d{\vec {x}}}{dt}}=-\alpha {\vec {x}}+{\frac {1}{\beta }}(I-\chi \Omega X)^{-1}\Omega {\vec {S}}} ここで、 X {\textstyle X} は対角線上に要素 x i {\textstyle x_{i}} を持つ対角行列であり、 α , β , χ {\textstyle \alpha ,\beta ,\chi } はメモリスタの物理パラメータに基づく。ベクトル S → {\textstyle {\vec {S}}} は、メモリスタに直列に接続された電圧発生器のベクトルである。回路トポロジーは、グラフの回転行列(cycle matrix)という観点から定義される、射影作用素(projector operator) Ω 2 = Ω {\textstyle \Omega ^{2}=\Omega } にのみ入る。この方程式はキルヒホッフの法則による相互作用の簡潔な数学的記述を提供する。興味深いことに、この方程式はリアプノフ関数や古典的なトンネル現象の存在など、ホップフィールド・ネットワークと共通する多くの特性を共有する。メモリスティブ・ネットワークの文脈において、CTD(V)方程式は異なる動作条件下におけるメモリスティブ・デバイスの振舞いを予測するため、若しくは特定の用途向けメモリスティブ回路の設計と最適化をするために使用される。 一部の研究者の中にはReRAMの振る舞いの説明におけるHPのメモリスタ・モデルの科学的な正当性に疑問を提起し、そして拡張メモリスティブ・モデルを提案した。 一例では、級数展開時に入力信号 u ( t ) {\textstyle u(t)} の高次導関数を組み込んだ動的体系を含むことによってメモリスティブ・システム・フレームワークを拡張するよう試みており、 y ( t ) = g 0 ( x , u ) u ( t ) + g 1 ( x , u ) d 2 ⁡ u d ⁡ t 2 + g 2 ( x , u ) d 4 ⁡ u d ⁡ t 4 + … + g m ( x , u ) d 2 m ⁡ u d ⁡ t 2 m , x ˙ = f ( x , u ) {\displaystyle {\begin{aligned}y(t)&=g_{0}({\textbf {x}},u)u(t)+g_{1}({\textbf {x}},u){\operatorname {d} ^{2}u \over \operatorname {d} t^{2}}+g_{2}({\textbf {x}},u){\operatorname {d} ^{4}u \over \operatorname {d} t^{4}}+\ldots +g_{m}({\textbf {x}},u){\operatorname {d} ^{2m}u \over \operatorname {d} t^{2m}},\\{\dot {\textbf {x}}}&=f({\textbf {x}},u)\end{aligned}}} ここで m {\textstyle m} は正の整数であり、 u ( t ) {\textstyle u(t)} は入力信号であり、 y ( t ) {\textstyle y(t)} は出力信号であり、 ベクトル x {\textstyle \mathbf {x} } はデバイスを説明する n {\textstyle n} 個の状態変数のセットを表し、そして g {\textstyle g} と f {\textstyle f} は連続関数である。この方程式はメモリスティブ・システムとして同じゼロ交差ヒステリシス曲線を生成するが、しかしメモリスティブ・システムによって予測されるそれよりも異なる周波数応答を伴う。 別の例は、オフセット値 a {\textstyle a} を含む、予測されるゼロ交差ピンチ化ヒステリシス効果を破る観測されたナノバッテリー効果について勘定に入れることを提案している。 y ( t ) = g 0 ( x , u ) ( u ( t ) − a ) , x ˙ = f ( x , u ) {\displaystyle {\begin{aligned}y(t)&=g_{0}({\textbf {x}},u)(u(t)-a),\\{\dot {\textbf {x}}}&=f({\textbf {x}},u)\end{aligned}}} ヒステリック電流-電圧曲線またはヒステリック電流-電圧曲線とヒステリック磁束-電荷曲線の両方を伴うメモリスタの実装が存在する[arXiv:2403.20051]。ヒステリック電流-電圧曲線を伴うメモリスタは電流と電圧の履歴に依存する抵抗を利用し、そしてそれらの簡素な構造、高エネルギー効率、そして高インテグレーション(en:integration, 完成? or 集積?)ゆえ、メモリー技術の未来にとっては良い前兆である[DOI: 10.1002/aisy.202200053]。 2007年にヒューレット・パッカードのリチャード・スタンレー・ウィリアムズ（英語版）によって実験的な固体版が報告された時、メモリスタへの関心が再燃した 。この論文は初めて、ナノスケール薄膜の振る舞いに基づくメモリスタの特性があるかもしれない固体デバイスを実証したものであった。このデバイスは、理論上のメモリスタに示唆されたように磁束を利用するでもなく、コンデンサと同じように電荷を蓄えるでもなく、代わりに電流の履歴に応じた抵抗を実現する。 HPのTiO2メモリスタにおける彼らの初期のレポートには引用されていないけれども、二酸化チタンの抵抗スイッチング特性は元々1960年代に述られていた。 HPのデバイスは厚さ5nmの2つの電極(一方はチタン、他方は白金)の間に、薄い (50nm) 二酸化チタン膜からできている。当初は、二酸化チタン膜には2つの層があり、そのうちの1つは酸素原子がわずかに欠乏している。酸素空孔は電荷キャリアとして働き、空乏層の抵抗が非空乏層よりもはるかに低いことを意味する。電界が印加されると、酸素空孔はドリフトし (高速イオン伝導体 を参照されたし)、高抵抗層と低抵抗層の間の境界を変える。したがって膜全体の抵抗は、特定の(電流の方向を変えることで可逆的になる)方向にどれくらいの電荷が通過したかに依存する。HPのデバイスはナノスケールでの高速イオン伝導を示すため、ナノイオン・デバイスと考えられる メモリスタンスはドープ層と空乏層の両方が抵抗に寄与する場合のみ表される。イオンがもはや移動できなくなるほどメモリスタに十分な電荷が通過するとき、デバイスはヒステリシス(状態)に入る。それは積分 q = ∫ I d t {\textstyle q=\int I{\mathrm {d} t}} をすることを止め、むしろ q {\textstyle q} を上界に保ち、そして M {\textstyle M} は固定される、したがって電流が逆流するまで定抵抗器としての機能を果たす。 しばらくの間、薄膜酸化物のメモリ応用は活発な調査が行われていた分野であった。IBMは2000年にウィリアムズによって述べられたものに似ている構造物に関する論文を公開した。サムスンはウィリアムズによって述べられたものに似た酸化物空孔ベースのスイッチに関する米国特許を取得している。 2010年4月に、HP研は彼らが1ns (~1GHz) スイッチング時間で動作し、そして3nm四方サイズの実用的なメモリスタを手に入れたと発表し、それは技術の未来にとっては良い前兆である。これらの密度では、それは現在のサブ25nmフラッシュメモリ技術に簡単に匹敵する可能性がある。 1960年代には早くも二酸化ケイ素のナノスケール薄膜においてメモリスタンスが報告されているようである。 しかしながら、ケイ素中におけるヒステリック・コンダクタンスにメモリスティブ効果との関連性が確認されたのは2009年になってからである。 さらに最近(2012年初)、Tony Kenyon、Adnan Mehonicそして彼らのグループは、導電性原子間力顕微鏡を使用して電気バイアス下での酸素の動きを直接調べ、そしてその結果得られた導電性フィラメントを画像化し、酸化ケイ素薄膜における抵抗スイッチングは欠陥操作された二酸化ケイ素における酸素空孔フィラメントの形成によるものであることを明確に実証した。 2004年に、KriegerとSpitzerは、機能する不揮発性メモリセル作成するために必要なスイッチング特性と保持(力)を改善した高分子(ポリマー)の動的ドーピングと無機誘電体様材料を述べた。彼らは電極と(電極からのイオン抽出を強化する)活性薄膜の間の不動態層を使用した。この不動態層のように(イオン抽出場の大幅な削減を可能にする)高速イオン伝導体を利用することを可能にする。 2008年7月に、ErokhinとFontanaは、最近発表された二酸化チタンメモリスタよりも先に高分子メモリスタを開発したと主張した。 2010年に、Alibart、Gamrat、Vuillaumeら(et al.)は、メモリスタとして振る舞いそして生物学的スパイキング・シナプスの主な振る舞いを示す新しいハイブリッド有機/ナノ粒子デバイス (略: NOMFET（英語版）: ナノ粒子有機メモリ・電界効果トランジスタ) を発表した。このデバイスは、シナプスタ (シナプス・トランジスタ) とも呼ばれ、神経にインスパイヤされた回路 (パブロフ学習を示す連想記憶) を実証するために使用された。 2012年に、Crupi、PradhanそしてTozerらは、有機「イオンベース」メモリスタを利用し神経シナプス記憶回路を作り出すための概念実証設計を述べた。そのシナプス回路は、忘却に基づく不活化と同様に学習について長期増強を実証した。回路の格子を使用して、光のパターンが格納されたのちに思い出された。これは輪郭や動きのある線などの視覚信号を処理する時空間フィルターとして機能する、一次視覚野にあるV1ニューロンの挙動を真似する。 2012年に、Erokhinと共著者らは、高分子メモリスタに基づく学習と適応について能力を備えた確率的3次元行列を実証した。 2014年に、Bessonovら(et al.)は、プラスチックホイル上の銀電極の間に挟まれているMoOx（英語版）/MoS2ヘテロ構造から成るフレキシブル・メモリスティブ・デバイスを報告した。この製造方法は、二次元層状遷移金属ダイカルコゲナイド (TMD) で使われる印刷および溶液処理技術に完全に基づく。メモリスタは機械的に柔軟性があり、光学的に透明で、そして低コストで生産される。スイッチのメモリスティブな振る舞いは、顕著なメモキャパシティブ効果を伴うことが判明した。高いスイッチング性能は、シナプス可塑性（英語版）が実証され、そして機械的変形に対する持続可能性が斬新なコンピューティング技術において生物学的神経システムの魅力的な性質を模倣することを保証する。 原子抵抗器(Atomristor)は、原子的に薄いナノマテリアルまたは原子シートでメモリスティブな振る舞いを示す電気デバイスとして定義されている。2018年に、テキサス大学のアキンワンデ（英語版）・グループのGeとWuら(et al.)は、垂直金属-絶縁体-金属（英語版） (MIM) デバイス構造に基づく単層TMD（英語版） (MX2, M = Mo, W; そして X = S, Se) 原子シートで普遍的なメモリスティブ効果を最初に報告した。この研究は後に、約0.33nmの最薄メモリ材料である、六方晶窒化ホウ素単分子膜まで拡張された。これら原子抵抗器は、成形フリー・スイッチングそして単極性と双極性動作の両方を提供する。スイッチング挙動は、さまざまな導電性電極(金、銀そしてグラフェン)をともなう、単結晶膜や多結晶膜に見られる。原子的に薄いTMDシートは、CVD/MOCVDによって調製され、低コスト製造を可能にする。その後、低「オン」抵抗と巨大なオン/オフ比を活かして、MoS2またはh-BN(六方晶-窒化ホウ素)原子抵抗器に基づく高性能ゼロパワーRFスイッチが証明され、5G、6GそしてTHz通信とおよび(その)接続システム向けといったメモリスタの新たな用途を示唆している。2020年に、導電性仮想点メカニズムの原子論的理解は、nature nanotechnology（英語版）の論文で解明された。 強誘電体メモリスタは、2つの金属電極の間に挟まれた薄い強誘電体バリアに基づく。接合の全域にわたって正または負の電圧を印加することで強誘電体物質の分極を切り替えることは、2桁台の抵抗値変動をもたらす可能性がある: ROFF ≫ RON (この効果は「トンネル電気抵抗」と呼ばれる)。一般に、分極は急には切り替わらない。その逆転は、逆の分極を有する強誘電体領域の核形成と成長を通じて徐々に起こる。この過程で、抵抗値はRONでもROFFでもなく、その中間である。電圧を周期的に変えると、強誘電体領域の形態が徐々に発展し、抵抗値の微調整が可能になる。強誘電体メモリスタの主な利点は、メモリスタ応答速度の設計を監督する方法を提供することで強誘電体領域のダイナミクスを調整できるということ、そして抵抗値変動は純粋に電子現象によるものであり、材料構造への大きな改変が伴なわないため、デバイスの信頼性を向上させるということである。 2013年に、Ageev、Blinovら(et al.)は、カーボン・ナノチューブ(CNT)の束を走査型トンネル顕微鏡で研究している際に、垂直に一列に整列させたCNTに基づく構造物においてメモリスタ効果が観測されることを報告した。 その後、CNTメモリスティブ・スイッチングはナノチューブが不均一な弾性ひずみΔL0を有する場合に観察されることが発見された。これは、ひずんだСNTのメモリスティブ・スイッチング・メカニズムは不均一な弾性ひずみの形成と続いて起こる再分布、及び外部電界 E(x,t) の影響下にあるナノチューブにおける圧電界Edefに基づくということが示された。 バイオマテリアルが人工シナプスにおける利用について評価されており、そしてニューロモルフィック・システムにおける応用についてポテンシャルが示されている。特に、人工シナプス・デバイスとしてのコラーゲンベースのバイオメモリスタを利用することの実現可能性が調査されており、リグニンに基づくシナプス性デバイスが電圧の符号に依存する連続的な電圧掃引を伴う電流の上昇または下降を実証した一方、さらに天然の絹繊維がメモリスティブ特性を実証した; 生体分子に基づくスピンメモリスティブ・システムも研究されている。 2012年に、サンドロ・カッラーラ（英語版）と共著者たちは初めて、高感度バイオセンサーの実現を目指す生体分子メモリスタを提案した。それ以後、いくつかのメモリスティブ・センサーが実証されている。 ChenとWang、ディスク-ドライブ・メーカー、シーゲイト・テクノロジーの研究員たちは磁気メモリスタの見込みがある物の3つの例を述べた。あるデバイスにおいて、デバイスのあるセクションにおける電子のスピンが、もう1つのセクションにおけるそれら(電子のスピン)から異なる方向に指し示す時に抵抗は生じ、2つのセクションの間の境界、「領域壁」を作り出す。デバイスに流れ込む電子は一定の(デバイスの磁化状態を変える)スピンを持っている。磁化の変化は (順番に) 領域壁を移動させ、抵抗を変化させる。研究の趣旨は、IEEE Spectrum（英語版）によるインタビューにつながった。初の磁気トンネル接合におけるスピン流による領域壁運動に基づくスピントロニクス・メモリスタの実験的証明が2011年に載った。 磁気トンネル接合が、外因性 (酸化還元反応、電荷捕獲/デトラップおよび障壁内でのエレクトロマイグレーション) と内因性 (スピン伝達トルク（英語版）)の両方の、いくつかの潜在的に相補的なメカニズム等を通じてメモリスタとして機能を果たすことが提案されている。 1999年から2003年にかけて実施された調査に基づき、Bowenら(et al.)は、双安定(性)のスピン依存状態(抵抗スイッチング)を賦与された磁気トンネル接合 (MTJ) について2006年に実験結果を発表した。MTJは、ハーフメタリック酸化物LSMOと強磁性金属CoCr電極を分離するSrTiO3 (STO) トンネル障壁より成る。MTJの通常の2つの(電極磁化の平行または反平行整列によって特徴づけられた)デバイス抵抗状態は、電界を印加することによって変更される。電界がCoCrからLSMO電極に印加される時、トンネル磁気抵抗 (TMR) 比は正である。電界の方向が逆転される時、TMR(比)は負である。両方の場合において、約30%のTMRの巨大な増幅が発見されている。(Julliereモデル内では)ハーフメタリックLSMO電極から完全にスピン偏極した電流が流れるため、この正負変換は効果的なSTO/CoCr界面のスピン偏極における正負変換を暗示する。この多状態効果の起源は、観測されたCrの障壁への移行と、その酸化(作用)の状態次第である。TMRの正負変換は、ランドスケープ(横置き)STO/CoCr界面にてCrOx酸化還元反応によって引き起こされた変遷からトンネリングまでと同様に、状態の修飾からSTO/CoCr界面密度まで生み出すことができる。 MgOベースのMTJ内でMgOベースのメモリスティブ・スイッチングに関する報告が2008～09年頃から出現した。観測されたメモリスティブ効果を説明するために絶縁MgO層内の酸素空孔のドリフトが提案された一方、別の説明は酸素空孔の局所的な状態における電荷捕獲/デトラップと、スピントロニクスにおけるその影響である可能性が提案された。これはデバイスの(強誘電性あるいはマルチフェロイック性（英語版）のような固有の特性を備えた複合酸化物類を活用する)メモリスティブ動作において酸素空孔が、どういう役割を果たすのか理解することの重要性を強調する。 MTJの磁化状態はスピン伝達トルク（英語版）によって制御され(そして従って)この固有の物理的メカニズムを通して、メモリスティブな振る舞いを示しうる。このスピン・トルクは接合の中を流れる電流によって誘発され、そしてMRAMを達成する効率的な手段につながる。しかしながら、接合の中を流れる電流の時間の長さは必要とされる電流の量を決定する、すなわち換言すれば、電荷が基本変数である。 本質的 (スピン伝達トルク) および外部的 (抵抗スイッチング) メカニズムの組み合わせは自然に状態ベクトルx = (x1,x2 (ここでx1は電極の磁性状態を述べ、x2はMgO障壁の抵抗状態を示す))によって述べられる2次のメモリスティブ体系につながる。この場合、x1の変化は (スピン・トルクは高電流密度に起因するため) 電流制御型である一方、x2の変化は (酸素空孔のドリフトは高電界に起因するため) 電圧制御型である。メモリスティブ磁気トンネル接合における両方の効果の現存はナノスケール・シナプス-ニューロン・システムの着想につながった。 メモリスティブな振る舞いについて根本的に異なるメカニズムがPershinとDi Ventra（英語版）によって提案された。著者らは蔡（英語版）と姜（英語版、朝鮮語版）によって定義されたようなメモリスティブ体系の幅広いクラスに属する半導体スピントロニクス構造の特定の種類を証明している。そのような構造におけるメモリスティブな振る舞いのメカニズムは(ナノ構造におけるイオン輸送よりも(むしろ)、より便利なコントロールを与える)電子スピン自由度に完全に基づく。(電圧などの) 外部制御パラメーターが変更される時に、電子スピン偏極の調整はヒステリシスに起因する拡散(過程)と緩和過程のために遅らされる。この結果は半導体/強磁性体境界面におけるスピン抽出の研究において予期されたが、しかしメモリスティブな振る舞いの見地からは述べられていない。短いタイムスケール上、これらの構造は、ほぼ理想的なメモリスタとして振る舞う。この結果は半導体スピントロニクスの応用可能範囲を広げ、そして未来の実用的な応用に一歩前進させる。 2017年に、Kris Campbellは正式に自律志向型チャネル (SDC: Self-Directed Channel) メモリスタを発表した。SDCデバイスは世界中の研究者、学生そしてエレクトロニクス愛好家にとって商業的に利用可能な最初のメモリスティブ・デバイスである。SDCデバイスは製造後、即座に使用可能である。Ge2Se3活性層にて、Ge-Ge等極結合などが発見され、およびスイッチングを引き起こす。3つの層は上部タングステン電極の直下に、堆積中に一緒に混ぜ合わさり共同で銀-ソース層を形成する、Ge2Se3/Ag/Ge2Se3からなる。SnSe層はこれら2つの層の間にあり、銀-ソース層が活性層と直接接触しないことを保証する。高温では銀は活性層には移行せず、(と同時に)また活性層は約350 °C (662 °F)の高いガラス遷移温度を維持するため、デバイスは著しくより高い(加工)処理温度および動作温度を、それぞれ250 °C (482 °F)および少なくとも150 °C (302 °F)を持つ。これら処理および動作温度はフォトドープまたは熱的にアニールされる必要があるS-ベースのガラス類 (例えばGeS) を含む、ほとんどのイオン伝導性カルコゲン化物デバイスのタイプよりも高い。これらの要因はSDCデバイスに150 °C (302 °F)での長時間連続動作を含む、広範囲の温度にわたる動作を可能にする。 ヒステリック電流-電圧曲線とヒステリック磁束-電荷曲線の両方を伴ったメモリスタの実装が存在する[arXiv:2403.20051]。ヒステリック電流-電圧曲線とヒステリック磁束-電荷曲線の両方を伴ったメモリスタは磁束と電荷の履歴に依存するメモリスタンスを利用する。それらのメモリスタはデータ転送なしに算術論理ユニットおよびメモリ・ユニットの機能性を融合できる[DOI: 10.1002/adfm.201303365]。 時間積分化・成形フリー (TiF: Time-integrated Formingfree) メモリスタは(正および負のバイアス範囲における2つの区別可能な分岐を伴う)ヒステリック磁束-電荷曲線を明らかにする。そしてTiFメモリスタもまた(正および負のバイアス範囲における2つの区別可能な分岐を伴う)ヒステリック電流-電圧曲線を明らかにする。TiFメモリスタのメモリスタンス状態は磁束と電荷の両方によって制御されうる[DOI: 10.1063/1.4775718]。TiFメモリスタは初めて2011年にハイデマリー・シュミットと彼女のチームによって実証された[DOI: 10.1063/1.3601113]。このTiFメモリスタは、金属性伝導電極(一方は(純)金、他方は白金)の間のBiFeO3薄膜から構成される。TiFメモリスタのヒステリック磁束-電荷曲線は(正および負のバイアス範囲における一方の分岐(書き込み分岐)において)その勾配を連続的に変化させ、およびならびに(正および負のバイアス範囲における一方の分岐(読み込み分岐)において)定数勾配を持つ[arXiv:2403.20051]。蔡少棠によると[Reference 1: 10.1.1.189.3614]磁束-電荷曲線の勾配はメモリスタのメモリスタンスまたはその内部状態変数に対応する。TiFメモリスタは2つの読み込み分岐において定数メモリスタンスを伴う、およびならびに2つの書き込み分岐において再構成可能メモリスタンスを伴うメモリスタとして考えられる。TiFメモリスタのヒステリック電流-電圧曲線を述べる物理的メモリスタ・モデルは2つの読み込みおよびならびに2つの書き込み分岐における静的と動的内部状態変数を実装する[arXiv:2402.10358]。 非線形メモリスタの静的および動的内部状態変数は線形、非線形、そして超越さえ(例えば指数または対数)入力-出力関数を表す非線形メモリスタにおける動作を実装するために使用されうる。 微小電流 – 微小電圧範囲におけるTiFメモリスタの輸送特性は非線形である。この非線形性は基本的な以前および現在のフォン-ノイマン(型)コンピュータの算術論理ユニットにおけるビルディングブロックの、すなわち換言すれば、真空管およびトランジスタの微小電流 – 微小電圧範囲における非線形特性とよく似ている。真空管およびトランジスタとは対照的に、ヒステリック磁束-電荷メモリスタ(すなわち換言すれば、TiFメモリスタ)の信号出力は(信号出力をメモリに格納する前に動作電力を消される時に)失われない。従って、ヒステリック磁束-電荷メモリスタはデータ転送なしで算術論理ユニットおよびメモリ・ユニットの機能性を融合すると言われる[DOI: 10.1002/adfm.201303365]。ヒステリック電流-電圧メモリスタの微小電流 – 微小電圧範囲における輸送特性は線形である。これは「なぜヒステリック電流-電圧メモリスタはメモリ・ユニットをよく設立されるのか」および「なぜそれらはデータ転送なしで算術論理ユニットおよびメモリ・ユニットの機能性を融合できないのか」を説明する[arXiv:2403.20051]。 メモリスタは相変わらず研究室の珍品であるが、(将来はともかく)今までのところでは、いかなる商業用途をも得るには不十分な数しか製造されなかった。この大量利用可能性の欠如にもかかわらず、Allied Market Researchによれば、メモリスタ市場は2015年に320万ドルの価値であった、そして当時は2022年までに7900万ドルの価値になると予測されていた。事実、2022年には1億9000万ドルの価値であった。 メモリスタの潜在的な用途には超伝導量子コンピュータ用アナログ・メモリが入っている。 メモリスタは潜在的に(DRAMに似たアクセス時間とともにハードドライブよりも大きいデータ密度を可能にし、両方のコンポーネントを置き換える)不揮発性ソリッド-ステート・メモリに仕立て上げられ得る。HPは平方センチメートルあたり100ギガビットを収容可能なクロスバー・ラッチ・メモリを試作した、そして(最大1000層または1ペタビット/cm3からなる)スケーラブル3Dデザインを提案した。2008年5月にHPは、そのデバイスが現在のところDRAMの約10分の1の速度に到達していることを報告した。そのデバイスの抵抗は、格納された値に影響を及ぼさないようにするために、交流で読み出される。2012年5月に、そのアクセス時間が(同時代のフラッシュメモリよりも100倍近く速い)90ナノ秒に改善されたことが報告された。と同時にエネルギー消費(量)はフラッシュメモリによって消費される「それ」のたった1パーセントであった。 メモリスタは、プログラマブル・ロジック・信号処理、超解像イメージング・物理ニューラルネットワーク（英語版）、制御システム、再構成可能コンピューティング、イン-メモリ・コンピューティング（英語版）、ブレイン=コンピュータ・インタフェースそしてRFIDに用途がある。メモリスティブ・デバイスは潜在的に、CMOS-ベースの論理演算の置換を可能にする、ステートフル論理推論に使用され(、)いくつかの初期の研究などは、この方向性で報告されている。 2009年に、LCネットワークとメモリスタからなるシンプルな電子回路は、単細胞(微)生物の適応行動についての実験をモデル化するために使用された。周期的パルスの訓練の対象となった、(細胞質におけるチャネルの粘稠度が周期的環境変化に呼応する、変形菌モジホコリの振る舞いに似た)この回路は学習し、次に来るパルスを予期するということが証明された。そのような回路の応用には(例えば)パターン認識を含むかもしれない。DARPAのSyNAPSEプロジェクトは(ボストン大学ニューロモルフィックス研とのコラボレーションで)HP研に資金を提供したことは、メモリスティブ体系に基づいているかもしれないニューロモルフィック・アーキテクチャを開発してきている。2010年に、Versace（英語版）とChandlerは、MoNETA (Modular Neural Exploring Traveling Agent) モデルを述べた。MoNETAは仮想(エージェント)およびロボットエージェントを強化するためにメモリスティブ・ ハードウェアを使用して全脳回路を実装する最初の大規模ニューラルネットワークモデルである。アナログ・ソフト・コンピューティング・システムの構築におけるメモリスタ・クロスバー構造の応用はMerrikh-BayatとShourakiによって実証された。2011年に、ファジー入出力端子を伴うアナログ・メモリスティブ・ニューロ-ファジー（英語版）・コンピューティング・システムを作成するために、どうメモリスタ・クロスバーをファジー論理と組み合わされ得るのか、彼らは証明した。学習はヘビアン学習則からインスピレーションを受けたファジー関係の作成に基づく。 2013年に蔡少棠はメモリスタが及ぼす広範囲にわたる複雑な現象と応用そして、どう「それらを不揮発性アナログ・メモリとして使えるか」及び「古典的な馴化(現象)及び学習現象の模倣ができるのか」をはっきり示すチュートリアルを公開した。 メミスター（英語版）とメモトランジスタ（英語版）はメモリスタ機能を含むトランジスタ-ベース・デバイスである。 2009年に、Di Ventra（英語版）、Pershin、そして蔡は、メモリスティブ体系についての概念を(特性がシステムの状態と履歴に依存する)メモキャパシタとメミンダクタという形で容量性素子と誘導性素子に拡張し、Di VentraとPershinによって2013年にさらに拡張された。 2014年9月に、Mohamed-Salah Abdelouahab、Rene Lozi、そして蔡少棠は、分数階微分を使った1-、2-、3-、及びn-次メモリスティブ素子の一般理論を発表した。 メモリスタの存在は1971年に蔡少棠（英語版）の論文で指摘されていたが、対応する物理現象が発見されず、メモリスタは長い間実現されることはなかった。しかし、2008年に米ヒューレット・パッカード(HP)研究所（英語版）により二酸化チタンの薄膜を用いたメモリスタが開発され、第4の回路素子として注目を集めることとなった。 記憶素子としてはフラッシュメモリより高速・低消費電力であり、DRAMより安価で省電力であるという性質を持っていると言われ、両方を置き換える可能性がある。面積あたりの記憶容量もフラッシュメモリと比べて2倍にでき、また放射線による影響も受けないというメリットがある。 2010年4月には、メモリスタが論理演算装置としても使用できることを確認したとHPが発表。演算装置と記憶素子を単一のデバイスに統合できるため、より小型でエネルギー効率の良いデバイスを開発できる可能性が示された。 HPは2020年までの完全な形での商品化を目指している。 サー・ハンフリー・デービーが1808年という昔にメモリスタ効果によって説明されうる最初の実験を実施したと一部の人に言われている。しかしながら関連した性質を持って構築された最初のデバイスは(ADALINE（英語版）と呼ばれる早期の人工ニューラルネットワークの回路素子を述るためにバーナード・ウィドローによって1960年に作られた造語)メミスター(すなわち換言すれば、メモリ抵抗器)であった。数年後(1968年に)ArgallがTiO2の抵抗スイッチング効果を証明する論文(後にメモリスタの証拠があるとヒューレットパッカード出身の研究者らによって主張されたものでもある)を公開した[要出典]。 蔡少棠は1971年に彼の新しい2端子回路素子を仮定した。第4の基礎的な回路素子として、それは電荷と磁束鎖交との間の関係によって特徴づけられた。5年後、彼と彼の生徒「姜城模」はリサジュー曲線において電流 – 対 – 電圧の振る舞いを特徴づけるメモリスタの理論と(ゼロ交差の性質を含む)メモリスティブ体系を一般化した。 2008年5月1日に、Strukov、Snider、Stewart、そしてWilliamsはNature 誌にて、ナノスケール・システムとメモリスタで見つけた2端子抵抗スイッチングの振る舞いの間のつながりを特定したとする論文を公開した。 2009年1月23日に、Di Ventra、Pershin、そして蔡は、(特性がシステムの状態と履歴に依存する)容量性素子と誘導性素子(すなわちキャパシタとインダクタ)にメモリスティブ体系についての概念を拡張した。 2014年7月に、(アルゼンチン国立サン・マルティン総合大学（英語版）、INTI（英語版）、CNEA（英語版）、そしてCONICET（英語版）出身の研究者から成る)MeMOSat/LabOSatグループは、メモリ・デバイスを低軌道に投入した。それ以来、異なるデバイスで7回のミッションを、Satellogic（英語版）のÑu-Sat低軌道衛星のオンボード(機内)で、実験を行っている[要説明]。 2015年7月7日に、Knowm Incは、自律志向型チャネル (SDC: Self-Directed Channel) メモリスタの商業化を発表した。これらのデバイスは、相変わらず少量生産に留まっている。 2018年7月13日に、メモリスタ評価ペイロードを飛ばすためにMemSat (Memristor Satellite: メモリスタ衛星) が打ち上げられた。 2021年に、MITのジェニファー・ルップ（英語版）とMartin Bazantは、ニューロモルフィック・コンピューティングにおける酸化リチウム-ベース・メモリスタを含む、バッテリー電極におけるそれらの使用を越えたリチウムの応用を調査するために「リチオニクス(Lithionics)」研究プログラムを始めた。 2023年5月に、TECHiFAB GmbH[https://techifab.com/]は、TiFメモリスタの商業化を発表した[arXiv: 2403.20051, arXiv: 2402.10358]。これらのTiFメモリスタは、相変わらず少量~中量生産に留まっている。 Science誌2023年9月号に、中国人科学者张文彬（英語版）ら(et al.) は、エッジ・コンピューティング・アプリケーション向けに最適化された、機械学習及び人工知能タスクの速度と効率性を劇的に向上させるように設計された、メモリスタ-ベース集積回路の開発とテストを述べた。 ポータル エレクトロニクス 電気素子（英語版） 受動素子 ユニバーサル・メモリ 相変化メモリ 3D XPoint(Optane) スタンフォード・ロバート・オブシンスキー ニューロモルフィック・エンジニアリング FeRAM(強誘電体メモリ) FFRAM(強誘電体浮遊ゲートメモリ) MRAM(磁気抵抗メモリ) STT-RAM(スピン注入メモリ) ReRAM(抵抗変化型メモリ) ヒステリシス パラメトロン 新興技術の一覧（英語版） ハイブリッド・メモリ・キューブ（英語版） トランシター（英語版） [脚注の使い方] ^ Chua, L. (1971). “Memristor-The missing circuit element”. IEEE Transactions on Circuit Theory 18 (5): 507–519. doi:10.1109/TCT.1971.1083337.  ^ a b c d e Chua, L. O.; Kang, S. M. (1 January 1976), “Memristive devices and systems”, Proceedings of the IEEE 64 (2): 209–223, doi:10.1109/PROC.1976.10092  ^ a b Pershin, Y. V.; Di Ventra, M. (2019). “A simple test for ideal memristors”. Journal of Physics D: Applied Physics 52 (1): 01LT01. arXiv:1806.07360. Bibcode: 2019JPhD...52aLT01P. doi:10.1088/1361-6463/aae680.  ^ Kim, J.; Pershin, Y. V.; Yin, M.; Datta, T.; Di Ventra, M. (2019). “An experimental proof that resistance-switching memories are not memristors”. Advanced Electronic Materials. arXiv:1909.07238. doi:10.1002/aelm.202000010.  ^ a b c d Chua, L. (1971). “Memristor-The missing circuit element”. IEEE Transactions on Circuit Theory 18 (5): 507–519. doi:10.1109/TCT.1971.1083337.  ^ Knoepfel, H. (1970), Pulsed high magnetic fields, New York: North-Holland, p. 37, Eq. (2.80)  ^ a b Muthuswamy, Bharathwaj; Banerjee, Santo (2019). Introduction to Nonlinear Circuits and Networks. Springer International. ISBN 978-3-319-67325-7  ^ Penfield Jr, Paul L; Freund, Robert W; Kyhl, Robert L; Brodsky, Wesley G; Staelin, David H (15 April 1974). [httpc://hdl.handle.net/1721.1/56460 Microwave and Millimeter Wave Techniques] (Report). Massachusetts Institute of Technology. Research Laboratory of Electronics. Quarterly Progress Report, no.113. pp. 31–32. hdl:1721.1/56460。 ^ Langenberg, D. N. (1974), “Physical Interpretation of the cos ⁡ ϕ {\displaystyle \cos \phi } term and implications for detectors”, Revue de Physique Appliquée 9: 35–40, doi:10.1051/rphysap:019740090103500, https://hal.archives-ouvertes.fr/jpa-00243770/file/ajp-rphysap_1974_9_1_35_0.pdf  ^ Pedersen, N.F. (1972), “Magnetic field dependence and Q of the Josephson plasma resonance”, Physical Review B 11 (6): 4151–4159, Bibcode: 1972PhRvB...6.4151P, doi:10.1103/PhysRevB.6.4151, https://backend.orbit.dtu.dk/ws/files/3534398/NF.pdf  ^ Pedersen, N. F.; Finnegan, T. F.; Langenberg, D. N. (1974). “Evidence for the Existence of the Josephson Quasiparticle-Pair Interference Current”. Low Temperature Physics-LT 13. Boston, MA: Springer US. pp. 268–271. doi:10.1007/978-1-4684-2688-5_52. ISBN 978-1-4684-2690-8  ^ Thompson, E.D. (1973), “Power flow for Josephson Elements”, IEEE Trans. Electron Devices 20 (8): 680–683, Bibcode: 1973ITED...20..680T, doi:10.1109/T-ED.1973.17728  ^ a b Peotta, A.; Di Ventra, M. (2014), “Superconducting Memristors”, Physical Review Applied 2 (3): 034011-1-034011-10, arXiv:1311.2975, Bibcode: 2014PhRvP...2c4011P, doi:10.1103/PhysRevApplied.2.034011  ^ Muthuswamy, B.; Jevtic, J.; Iu, H. H. C.; Subramaniam, C. K.; Ganesan, K.; Sankaranarayanan, V.; Sethupathi, K.; Kim, H. et al. (2014). “Memristor modelling”. 2014 IEEE International Symposium on Circuits and Systems (ISCAS). pp. 490–493. doi:10.1109/ISCAS.2014.6865179. ISBN 978-1-4799-3432-4  ^ a b Sah, M. (2015), “A Generic Model of Memristors with Parasitic Components”, IEEE TCAS I: Regular Papers 62 (3): 891–898  ^ Chua, L. O.; Tseng, C. (1974), “A memristive circuit model for p-n junction diodes”, International Journal of Circuit Theory and Applications 2 (4): 367–389, doi:10.1002/cta.4490020406  ^ a b c d Chua, Leon (28 January 2011). “Resistance switching memories are memristors”. Applied Physics A 102 (4): 765–783. Bibcode: 2011ApPhA.102..765C. doi:10.1007/s00339-011-6264-9.  ^ a b c d e f g Strukov, Dmitri B.; Snider, Gregory S.; Stewart, Duncan R.; Williams, R. Stanley (2008). “The missing memristor found”. Nature 453 (7191): 80–83. Bibcode: 2008Natur.453...80S. doi:10.1038/nature06932. PMID 18451858. http://www.ece.ucsb.edu/~strukov/papers/2008/Nature2008.pdf.  ^ Memristor FAQ, Hewlett-Packard, http://www.hpl.hp.com/news/2008/apr-jun/memristor_faq.html 2010年9月3日閲覧。  ^ Williams, R. S. (2008). “How We Found The Missing Memristor”. IEEE Spectrum 45 (12): 28–35. doi:10.1109/MSPEC.2008.4687366. オリジナルの2018-03-26時点におけるアーカイブ。. https://web.archive.org/web/20180326202533/http://personal.delen.polito.it/mario.biey/SupportiDidattici/rnl/memristor/spectrum08.pdf 2018年3月26日閲覧。.  ^ a b Clarke, P. (23 May 2012), “Memristor is 200 years old, say academics”, EE Times, http://www.eetimes.com/electronics-news/4373652/Academics-Memristor-is-200-years-old 2012年5月25日閲覧。  ^ Meuffels, P.; Soni, R. (2012). "Fundamental Issues and Problems in the Realization of Memristors". arXiv:1207.7319 [cond-mat.mes-hall]。 ^ a b Di Ventra, M.; Pershin, Y. V. (2013), “On the physical properties of memristive, memcapacitive and meminductive systems”, Nanotechnology 24 (25): 255201, arXiv:1302.7063, Bibcode: 2013Nanot..24y5201D, doi:10.1088/0957-4484/24/25/255201, PMID 23708238  ^ Sundqvist, Kyle M.; Ferry, David K.; Kish, Laszlo B. (21 November 2017). “Memristor Equations: Incomplete Physics and Undefined Passivity/Activity”. Fluctuation and Noise Letters 16 (4): 1771001–519. arXiv:1703.09064. Bibcode: 2017FNL....1671001S. doi:10.1142/S0219477517710018.  ^ Abraham, Isaac (2018-07-20). “The case for rejecting the memristor as a fundamental circuit element”. Scientific Reports 8 (1): 10972. Bibcode: 2018NatSR...810972A. doi:10.1038/s41598-018-29394-7. PMC 6054652. PMID 30030498. https://www.ncbi.nlm.nih.gov/pmc/articles/PMC6054652/.  ^ a b c d e Valov, I. (2013), “Nanobatteries in redox-based resistive switches require extension of memristor theory”, Nature Communications 4 (4): 1771, arXiv:1303.2589, Bibcode: 2013NatCo...4.1771V, doi:10.1038/ncomms2784, PMC 3644102, PMID 23612312, http://www.pubmedcentral.nih.gov/articlerender.fcgi?tool=pmcentrez&artid=3644102  ^ a b Pershin, Y. V.; Di Ventra, M. (2019). “A simple test for ideal memristors”. Journal of Physics D: Applied Physics 52 (1): 01LT01. arXiv:1806.07360. Bibcode: 2019JPhD...52aLT01P. doi:10.1088/1361-6463/aae680.  ^ Kim, J.; Pershin, Y. V.; Yin, M.; Datta, T.; Di Ventra, M. (2019). “An experimental proof that resistance-switching memories are not memristors”. Advanced Electronic Materials. arXiv:1909.07238. doi:10.1002/aelm.202000010.  ^ Marks, P. (30 April 2008), “Engineers find 'missing link' of electronics”, New Scientist, https://www.newscientist.com/article/dn13812 2008年4月30日閲覧。  ^ Zidan, Mohammed A.; Strachan, John Paul; Lu, Wei D. (2018-01-08). “The future of electronics based on memristive systems”. Nature Electronics 1 (1): 22–29. doi:10.1038/s41928-017-0006-8.  ^ HP 100TB Memristor drives by 2018 – if you're lucky, admits tech titan, (1 November 2013), https://www.theregister.co.uk/2013/11/01/hp_memristor_2018/  ^ Artificial synapses could lead to advanced computer memory and machines that mimic biological brains, HRL Laboratories, (23 March 2012), http://www.hrl.com/hrlDocs/pressreleases/2012/prsRls_120323.html 30 March 2012閲覧。  ^ Bush, S. (2 May 2008), “HP nano device implements memristor”, Electronics Weekly, http://www.electronicsweekly.com/Articles/2008/05/02/43658/hp-nano-device-implements-memristor.htm  ^ a b Kanellos, M. (30 April 2008), “HP makes memory from a once theoretical circuit”, CNET News, http://news.cnet.com/8301-10784_3-9932054-7.html 2008年4月30日閲覧。  ^ Mellor, C. (10 October 2011), “HP and Hynix to produce the memristor goods by 2013”, The Register, https://www.theregister.co.uk/2011/10/10/memristor_in_18_months/ 2012年3月7日閲覧。  ^ Courtland, R. (1 April 2011). “Memristors...Made of Blood?”. IEEE Spectrum. 2012年3月7日閲覧。 ^ Johnsen, G. K. (24 March 2011). “Memristive model of electro-osmosis in skin”. Physical Review E 83 (3): 031916. Bibcode: 2011PhRvE..83c1916J. doi:10.1103/PhysRevE.83.031916. PMID 21517534.  ^ McAlpine, K. (2 March 2011), “Sweat ducts make skin a memristor”, New Scientist 209 (2802): 16, Bibcode: 2011NewSc.209...16M, doi:10.1016/S0262-4079(11)60481-8, https://www.newscientist.com/article/mg20928024.500-sweat-ducts-make-skin-a-memristor.html 2012年3月7日閲覧。  ^ a b Clarke, P. (16 January 2012), “Memristor brouhaha bubbles under”, EETimes, http://www.eetimes.com/electronics-news/4234678/Memristor-brouhaha-bubbles-under 2012年3月2日閲覧。  ^ a b Marks, P. (23 February 2012), “Online spat over who joins memristor club”, New Scientist, https://www.newscientist.com/article/mg21328535.200-online-spat-over-who-joins-memristor-club.html 2012年3月19日閲覧。  ^ Meuffels, P.; Schroeder, H. (2011), “Comment on "Exponential ionic drift: fast switching and low volatility of thin-film memristors" by D. B. Strukov and R. S. Williams in Appl. Phys. A (2009) 94: 515–519”, Applied Physics A 105 (1): 65–67, Bibcode: 2011ApPhA.105...65M, doi:10.1007/s00339-011-6578-7  ^ a b c Meuffels, P.; Soni, R. (2012). "Fundamental Issues and Problems in the Realization of Memristors". arXiv:1207.7319 [cond-mat.mes-hall]。 ^ a b c d e Di Ventra, M.; Pershin, Y. V. (2013), “On the physical properties of memristive, memcapacitive and meminductive systems”, Nanotechnology 24 (25): 255201, arXiv:1302.7063, Bibcode: 2013Nanot..24y5201D, doi:10.1088/0957-4484/24/25/255201, PMID 23708238  ^ a b Kish, Laszlo B.; Granqvist, Claes G.; Khatri, Sunil P.; Wen, He (2014). “Demons: Maxwell's demon, Szilard's engine and Landauer's erasure–dissipation”. International Journal of Modern Physics: Conference Series 33: 1460364. arXiv:1412.2166. Bibcode: 2014IJMPS..3360364K. doi:10.1142/s2010194514603640.  ^ Kish, L. B.; Khatri, S. P.; Granqvist, C. G.; Smulko, J. M. (2015). “Critical remarks on Landauer's principle of erasure-dissipation: Including notes on Maxwell demons and Szilard engines”. 2015 International Conference on Noise and Fluctuations (ICNF). pp. 1–4. doi:10.1109/ICNF.2015.7288632. ISBN 978-1-4673-8335-6  ^ Slipko, V. A.; Pershin, Y. V.; Di Ventra, M. (2013), “Changing the state of a memristive system with white noise”, Physical Review E 87 (1): 042103, arXiv:1209.4103, Bibcode: 2013PhRvE..87a2103L, doi:10.1103/PhysRevE.87.012103, PMID 23410279  ^ Hashem, N.; Das, S. (2012), “Switching-time analysis of binary-oxide memristors via a non-linear model”, Applied Physics Letters 100 (26): 262106, Bibcode: 2012ApPhL.100z2106H, doi:10.1063/1.4726421, http://www.mitre.org/sites/default/files/pdf/11_3987.pdf 2012年8月9日閲覧。 [リンク切れ] ^ Linn, E.; Siemon, A.; Waser, R.; Menzel, S. (23 March 2014). “Applicability of Well-Established Memristive Models for Simulations of Resistive Switching Devices”. IEEE Transactions on Circuits and Systems I: Regular Papers 61 (8): 2402–2410. arXiv:1403.5801. Bibcode: 2014arXiv1403.5801L. doi:10.1109/TCSI.2014.2332261.  ^ Garling, C. (25 July 2012), “Wonks question HP's claim to computer-memory missing link”, Wired.com, https://www.wired.com/wiredenterprise/2012/07/memristors/ 2012年9月23日閲覧。  ^ Chua, L. (13 June 2012), Memristors: Past, Present and future, オリジナルの8 March 2014時点におけるアーカイブ。, https://web.archive.org/web/20140308025032/http://sti.epfl.ch/files/content/sites/sti/files/shared/sel/pdf/Abstract_Prof_Chua.pdf 2013年1月12日閲覧。  ^ Adhikari, S. P.; Sah, M. P.; Hyongsuk, K.; Chua, L. O. (2013), “Three Fingerprints of Memristor”, IEEE Transactions on Circuits and Systems I 60 (11): 3008–3021, doi:10.1109/TCSI.2013.2256171  ^ Pershin, Y. V.; Di Ventra, M. (2011), “Memory effects in complex materials and nanoscale systems”, Advances in Physics 60 (2): 145–227, arXiv:1011.3053, Bibcode: 2011AdPhy..60..145P, doi:10.1080/00018732.2010.544961  ^ Biolek, D.; Biolek, Z.; Biolkova, V. (2011), “Pinched hysteresis loops of ideal memristors, memcapacitors and meminductors must be 'self-crossing'”, Electronics Letters 47 (25): 1385–1387, Bibcode: 2011ElL....47.1385B, doi:10.1049/el.2011.2913  ^ Caravelli (2017). “The complex dynamics of memristive circuits: analytical results and universal slow relaxation”. Physical Review E 95 (2): 022140. arXiv:1608.08651. Bibcode: 2017PhRvE..95b2140C. doi:10.1103/PhysRevE.95.022140. PMID 28297937.  ^ Caravelli (2021). “Global minimization via classical tunnelling assisted by collective force field formation”. Science Advances 7 (52): 022140. arXiv:1608.08651. Bibcode: 2021SciA....7.1542C. doi:10.1126/sciadv.abh1542. PMID 28297937.  ^ Mouttet, B. (2012). "Memresistors and non-memristive zero-crossing hysteresis curves". arXiv:1201.2626 [cond-mat.mes-hall]。 ^ Fildes, J. (13 November 2007), Getting More from Moore's Law, BBC News, http://news.bbc.co.uk/2/hi/technology/7080772.stm 2008年4月30日閲覧。  ^ Taylor, A. G. (2007), “Nanotechnology in the Northwest”, Bulletin for Electrical and Electronic Engineers of Oregon 51 (1): 1, http://www.ieee-or.org/beeep/2007/sep/beeep_sep07.pdf  ^ Stanley Williams, HP Labs, オリジナルの2011-07-19時点におけるアーカイブ。, https://web.archive.org/web/20110719014357/http://www.hpl.hp.com/people/stan_williams/ 2011年3月20日閲覧。  ^ a b Argall, F. (1968), “Switching Phenomena in Titanium Oxide Thin Films”, Solid-State Electronics 11 (5): 535–541, Bibcode: 1968SSEle..11..535A, doi:10.1016/0038-1101(68)90092-0  ^ 。 Terabe, K.; Hasegawa, T.; Liang, C.; Aono, M. (2007), “Control of local ion transport to create unique functional nanodevices based on ionic conductors”, Science and Technology of Advanced Materials 8 (6): 536–542, Bibcode: 2007STAdM...8..536T, doi:10.1016/j.stam.2007.08.002  ^ Beck, A. (2000), “Reproducible switching effect in thin oxide films for memory applications”, Applied Physics Letters 77 (1): 139, Bibcode: 2000ApPhL..77..139B, doi:10.1063/1.126902  ^ Stefanovich, Genrikh; Cho, Choong-rae; Yoo, In-kyeong; Lee, Eun-hong; Cho, Sung-il; Moon, Chang-wook (2006) "Electrode structure having at least two oxide layers and non-volatile memory device having the same" アメリカ合衆国特許第 7,417,271号 ^ Finding the Missing Memristor - R. Stanley Williams, https://www.youtube.com/watch?v=bKGhvKyjgLY  ^ Markoff, J. (7 April 2010), “H.P. Sees a Revolution in Memory Chip”, New York Times, https://www.nytimes.com/2010/04/08/science/08chips.html?hpw  ^ Kavehei, O.; Iqbal, A.; Kim, Y.S.; Eshraghian, K.; Al-Sarawi, S. F.; Abbott, D. (2010). “The fourth element: characteristics, modelling and electromagnetic theory of the memristor”. Proceedings of the Royal Society A: Mathematical, Physical and Engineering Sciences 466 (2120): 2175–2202. arXiv:1002.3210. Bibcode: 2010RSPSA.466.2175K. doi:10.1098/rspa.2009.0553.  ^ Ben-Jamaa, M. H.; Carrara, S.; Georgiou, J.; Archontas, N.; De Micheli, G. (2009), “Fabrication of memristors with poly-crystalline silicon nanowires”, Proceedings of 9th IEEE Conference on Nanotechnology 1 (1): 152–154  ^ Mehonic, A.; Cueff, S.; Wojdak, M. , …; Kenyon, A. J. (2012). “Resistive switching in silicon suboxide films”. Journal of Applied Physics 111 (7): 074507–074507–9. Bibcode: 2012JAP...111g4507M. doi:10.1063/1.3701581. https://hal.archives-ouvertes.fr/hal-01148232v2/file/Memristor%20manuscript%20_%20JAP_FINAL.pdf.  ^ Krieger, J. H.; Spitzer, S. M. (2004), “Non-traditional, Non-volatile Memory Based on Switching and Retention Phenomena in Polymeric Thin Films”, Proceedings of the 2004 Non-Volatile Memory Technology Symposium, IEEE, p. 121, doi:10.1109/NVMT.2004.1380823, ISBN 978-0-7803-8726-3  ^ Erokhin, V.; Fontana, M. P. (2008). "Electrochemically controlled polymeric device: A memristor (and more) found two years ago". arXiv:0807.0333 [cond-mat.soft]。 ^ An; Alibart, F.; Pleutin, S.; Guerin, D.; Novembre, C.; Lenfant, S.; Lmimouni, K.; Gamrat, C. et al. (2010). “An Organic Nanoparticle Transistor Behaving as a Biological Spiking Synapse”. Advanced Functional Materials 20 (2): 330–337. arXiv:0907.2540. doi:10.1002/adfm.200901335.  ^ Alibart, F.; Pleutin, S.; Bichler, O.; Gamrat, C.; Serrano-Gotarredona, T.; Linares-Barranco, B.; Vuillaume, D. (2012). “A Memristive Nanoparticle/Organic Hybrid Synapstor for Neuroinspired Computing”. Advanced Functional Materials 22 (3): 609–616. arXiv:1112.3138. doi:10.1002/adfm.201101935. hdl:10261/83537.  ^ Pavlov's; Transistors, Organic; Bichler, O.; Zhao, W.; Alibart, F.; Pleutin, S.; Lenfant, S.; Vuillaume, D. et al. (2013). “Pavlov's Dog Associative Learning Demonstrated on Synaptic-Like Organic Transistors”. Neural Computation 25 (2): 549–566. arXiv:1302.3261. Bibcode: 2013arXiv1302.3261B. doi:10.1162/NECO_a_00377. PMID 22970878.  ^ Crupi, M.; Pradhan, L.; Tozer, S. (2012), “Modelling Neural Plasticity with Memristors”, IEEE Canadian Review 68: 10–14, http://www.ieee.ca/canrev/cr68/IEEECanadianReview_no68.pdf  ^ Erokhin, V.; Berzina, T.; Gorshkov, K.; Camorani, P.; Pucci, A.; Ricci, L.; Ruggeri, G.; Signala, R. et al. (2012). “Stochastic hybrid 3D matrix: learning and adaptation of electrical properties”. Journal of Materials Chemistry 22 (43): 22881. doi:10.1039/C2JM35064E.  ^ Bessonov, A. A. (2014), “Layered memristive and memcapacitive switches for printable electronics”, Nature Materials 14 (2): 199–204, Bibcode: 2015NatMa..14..199B, doi:10.1038/nmat4135, PMID 25384168  ^ Ge, Ruijing; Wu, Xiaohan; Kim, Myungsoo; Shi, Jianping; Sonde, Sushant; Tao, Li; Zhang, Yanfeng; Lee, Jack C. et al. (2017-12-19). “Atomristor: Nonvolatile Resistance Switching in Atomic Sheets of Transition Metal Dichalcogenides”. Nano Letters 18 (1): 434–441. Bibcode: 2018NanoL..18..434G. doi:10.1021/acs.nanolett.7b04342. PMID 29236504.  ^ Wu, Xiaohan; Ge, Ruijing; Chen, Po-An; Chou, Harry; Zhang, Zhepeng; Zhang, Yanfeng; Banerjee, Sanjay; Chiang, Meng-Hsueh et al. (April 2019). “Thinnest Nonvolatile Memory Based on Monolayer h-BN”. Advanced Materials 31 (15): 1806790. Bibcode: 2019AdM....3106790W. doi:10.1002/adma.201806790. PMID 30773734.  ^ Kim, Myungsoo; Ge, Ruijing; Wu, Xiaohan; Lan, Xing; Tice, Jesse; Lee, Jack C.; Akinwande, Deji (2018). “Zero-static power radio-frequency switches based on MoS2 atomristors”. Nature Communications 9 (1): 2524. Bibcode: 2018NatCo...9.2524K. doi:10.1038/s41467-018-04934-x. PMC 6023925. PMID 29955064. https://www.ncbi.nlm.nih.gov/pmc/articles/PMC6023925/.  ^ “Towards zero-power 6G communication switches using atomic sheets”. Nature Electronics 5 (6): 331–332. (June 2022). doi:10.1038/s41928-022-00767-1.  ^ Hus, Saban M.; Ge, Ruijing; Chen, Po-An; Liang, Liangbo; Donnelly, Gavin E.; Ko, Wonhee; Huang, Fumin; Chiang, Meng-Hsueh et al. (January 2021). “Observation of single-defect memristor in an MoS2 atomic sheet”. Nature Nanotechnology 16 (1): 58–62. Bibcode: 2021NatNa..16...58H. doi:10.1038/s41565-020-00789-w. PMID 33169008. https://pure.qub.ac.uk/en/publications/observation-of-singledefect-memristor-in-an-mos2-atomic-sheet(1dd31266-03d2-4ba0-b1b7-71b701f6a9d6).html.  ^ Chanthbouala, A. (2012), “A ferroelectric memristor”, Nature Materials 11 (10): 860–864, arXiv:1206.3397, Bibcode: 2012NatMa..11..860C, doi:10.1038/nmat3415, PMID 22983431  ^ Ageev, O. A.; Blinov, Yu F.; Il’in, O. I.; Kolomiitsev, A. S.; Konoplev, B. G.; Rubashkina, M. V.; Smirnov, V. A.; Fedotov, A. A. (11 December 2013). “Memristor effect on bundles of vertically aligned carbon nanotubes tested by scanning tunnel microscopy”. Technical Physics 58 (12): 1831–1836. Bibcode: 2013JTePh..58.1831A. doi:10.1134/S1063784213120025.  ^ Il'ina, Marina V.; Il'in, Oleg I.; Blinov, Yuriy F.; Smirnov, Vladimir A.; Kolomiytsev, Alexey S.; Fedotov, Alexander A.; Konoplev, Boris G.; Ageev, Oleg A. (October 2017). “Memristive switching mechanism of vertically aligned carbon nanotubes”. Carbon 123: 514–524. Bibcode: 2017Carbo.123..514I. doi:10.1016/j.carbon.2017.07.090.  ^ Park, Youngjun; Kim, Min-Kyu; Lee, Jang-Sik (2020-07-16). “Emerging memory devices for artificial synapses”. Journal of Materials Chemistry C 8 (27): 9163–9183. doi:10.1039/D0TC01500H.  ^ Raeis-Hosseini, Niloufar; Park, Youngjun; Lee, Jang-Sik (2018). “Flexible Artificial Synaptic Devices Based on Collagen from Fish Protein with Spike-Timing-Dependent Plasticity”. Advanced Functional Materials 28 (31): 1800553. doi:10.1002/adfm.201800553.  ^ Park, Youngjun; Lee, Jang-Sik (2017-09-26). “Artificial Synapses with Short- and Long-Term Memory for Spiking Neural Networks Based on Renewable Materials”. ACS Nano 11 (9): 8962–8969. doi:10.1021/acsnano.7b03347. PMID 28837313.  ^ Hota, Mrinal K.; Bera, Milan K.; Kundu, Banani; Kundu, Subhas C.; Maiti, Chinmay K. (2012). “A Natural Silk Fibroin Protein-Based Transparent Bio-Memristor”. Advanced Functional Materials 22 (21): 4493–4499. doi:10.1002/adfm.201200073.  ^ Cardona-Serra, Salvador; Rosaleny, Lorena E.; Giménez-Santamarina, Silvia; Martínez-Gil, Luis; Gaita-Ariño, Alejandro (2020-12-16). “Towards peptide-based tunable multistate memristive materials”. Physical Chemistry Chemical Physics 23 (3): 1802–1810. doi:10.1039/D0CP05236A. hdl:10550/79239. PMID 33434247.  ^ Milano, G.; Porro, S.; Valov, I.; Ricciardi, C. (2019). “Recent Developments and Perspectives for Memristive Devices Based on Metal Oxide Nanowires”. Advanced Electronic Materials 5 (9): 1800909. doi:10.1002/aelm.201800909.  ^ Carrara, S. (2021). “The Birth of a New Field: Memristive Sensors. A Review”. IEEE Sensors Journal 21 (11): 12370–12378. Bibcode: 2021ISenJ..2112370C. doi:10.1109/JSEN.2020.3043305. https://ieeexplore.ieee.org/document/9286539.  ^ Wang, X.; Chen, Y.; Xi, H.; Dimitrov, D. (2009), “Spintronic Memristor through Spin Torque Induced Magnetization Motion”, IEEE Electron Device Letters 30 (3): 294–297, Bibcode: 2009IEDL...30..294W, doi:10.1109/LED.2008.2012270  ^ “Spintronic Memristor”. IEEE Spectrum (16 March 2009). 2010年12月24日時点のオリジナルよりアーカイブ。2011年3月20日閲覧。 ^ Chanthbouala, A.; Matsumoto, R.; Grollier, J.; Cros, V.; Anane, A.; Fert, A.; Khvalkovskiy, A. V.; Zvezdin, K. A. et al. (10 April 2011). “Vertical-current-induced domain-wall motion in MgO-based magnetic tunnel junctions with low current densities”. Nature Physics 7 (8): 626–630. arXiv:1102.2106. Bibcode: 2011NatPh...7..626C. doi:10.1038/nphys1968.  ^ Bowen, M.; Maurice, J.-L.; Barthe´le´my, A.; Prod’homme, P.; Jacquet, E.; Contour, J.-P.; Imhoff, D.; Colliex, C. (2006). “Bias-crafted magnetic tunnel junctions with bistable spin-dependent states”. Applied Physics Letters 89 (10): 103517. Bibcode: 2006ApPhL..89j3517B. doi:10.1063/1.2345592.  ^ Halley, D.; Majjad, H.; Bowen, M.; Najjari, N.; Henry, Y.; Ulhaq-Bouillet, C.; Weber, W.; Bertoni, G. et al. (2008). “Electrical switching in Fe/Cr/MgO/Fe magnetic tunnel junctions”. Applied Physics Letters 92 (21): 212115. Bibcode: 2008ApPhL..92u2115H. doi:10.1063/1.2938696.  ^ a b Krzysteczko, P.; Günter, R.; Thomas, A. (2009), “Memristive switching of MgO based magnetic tunnel junctions”, Applied Physics Letters 95 (11): 112508, arXiv:0907.3684, Bibcode: 2009ApPhL..95k2508K, doi:10.1063/1.3224193  ^ Bertin, Eric; Halley, David; Henry, Yves; Najjari, Nabil; Majjad, Hicham; Bowen, Martin; DaCosta, Victor; Arabski, Jacek et al. (2011), “Random barrier double-well model for resistive switching in tunnel barriers”, Journal of Applied Physics 109 (8): 013712–013712–5, Bibcode: 2011JAP...109a3712D, doi:10.1063/1.3530610, http://scitation.aip.org/content/aip/journal/jap/109/8/10.1063/1.3561497 2014年12月15日閲覧。  ^ Schleicher, F.; Halisdemir, U.; Lacour, D.; Gallart, M.; Boukari, S.; Schmerber, G.; Davesne, V.; Panissod, P. et al. (2014-08-04), “Localized states in advanced dielectrics from the vantage of spin- and symmetry-polarized tunnelling across MgO”, Nature Communications 5: 4547, Bibcode: 2014NatCo...5.4547S, doi:10.1038/ncomms5547, PMID 25088937  ^ Garcia, V.; Bibes, M.; Bocher, L.; Valencia, S.; Kronast, F.; Crassous, A.; Moya, X.; Enouz-Vedrenne, S. et al. (2010-02-26), “Ferroelectric Control of Spin Polarization”, Science 327 (5969): 1106–1110, Bibcode: 2010Sci...327.1106G, doi:10.1126/science.1184028, PMID 20075211  ^ Pantel, D.; Goetze, S.; Hesse, D.; Alexe, M. (2012-02-26), “Reversible electrical switching of spin polarization in multiferroic tunnel junctions”, Nature Materials 11 (4): 289–293, Bibcode: 2012NatMa..11..289P, doi:10.1038/nmat3254, PMID 22367005  ^ Huai, Y. (December 2008), “Spin-Transfer Torque MRAM (STT-MRAM): Challenges and Prospects”, AAPPS Bulletin 18 (6): 33–40, オリジナルの2012-03-23時点におけるアーカイブ。, https://web.archive.org/web/20120323215048/http://www.cospa.ntu.edu.tw/aappsbulletin/data/18-6/33spin.pdf  ^ Krzysteczko, P.; Münchenberger, J.; Schäfers, M.; Reiss, G.; Thomas, A. (2012), “The Memristive Magnetic Tunnel Junction as a Nanoscopic Synapse-Neuron System”, Advanced Materials 24 (6): 762–766, Bibcode: 2012APS..MAR.H5013T, doi:10.1002/adma.201103723, PMID 22223304  ^ “Massimiliano Di Ventra's Homepage”. physics.ucsd.edu. Template:Cite webの呼び出しエラー：引数 accessdate は必須です。 ^ Pershin, Y. V.; Di Ventra, M. (2008), “Spin memristive systems: Spin memory effects in semiconductor spintronics”, Physical Review B 78 (11): 113309, arXiv:0806.2151, Bibcode: 2008PhRvB..78k3309P, doi:10.1103/PhysRevB.78.113309, https://scholarcommons.sc.edu/phys_facpub/24  ^ Pershin, Y. V.; Di Ventra, M. (2008), “Current-voltage characteristics of semiconductor/ferromagnet junctions in the spin-blockade regime”, Physical Review B 77 (7): 073301, arXiv:0707.4475, Bibcode: 2008PhRvB..77g3301P, doi:10.1103/PhysRevB.77.073301  ^ Campbell, K. (January 2017), “Self-directed channel memristor for high temperature operation”, Microelectronics Journal 59: 10–14, arXiv:1608.05357, doi:10.1016/j.mejo.2016.11.006  ^ Knowm Memristors, Knowm Inc, http://knowm.org/product/bs-af-w-memristors/  ^ “Memristor Market Expected to Reach $79.0 Million by 2020, Globally - Allied Market Research”. 2017年2月26日時点のオリジナルよりアーカイブ。2017年2月25日閲覧。 ^ “Groundbreaking Memristor Technology Set to Disrupt Electronics Industry, Fueling a Projected $2.6 Billion Market Growth by 2028” (27 September 2023). Template:Cite webの呼び出しエラー：引数 accessdate は必須です。 ^ Johnson, R. C. (30 April 2008), “'Missing link' memristor created”, EE Times, http://www.eetimes.com/electronics-news/4076910/-Missing-link-memristor-created-Rewrite-the-textbooks- 2008年4月30日閲覧。  ^ “Finding the Missing Memristor - R. Stanley Williams”, Youtube, (January 22, 2010), https://www.youtube.com/watch?v=bKGhvKyjgLY&t=37m45s  ^ Markoff, J. (1 May 2008), “H.P. Reports Big Advance in Memory Chip Design”, New York Times, https://www.nytimes.com/2008/05/01/technology/01chip.html 2008年5月1日閲覧。  ^ Gutmann, E. (1 May 2008), “Maintaining Moore's law with new memristor circuits”, Ars Technica, https://arstechnica.com/old/content/2008/05/maintaining-moores-law-with-new-memristor-circuits.ars 2008年5月1日閲覧。  ^ Palmer, J. (18 May 2012), “Memristors in silicon promising for dense, fast memory”, BBC News, https://www.bbc.co.uk/news/science-environment-18103772 2012年5月18日閲覧。  ^ Snider, Gregory Stuart (2004) "Architecture and methods for computing with reconfigurable resistor crossbars" アメリカ合衆国特許第 7,203,789号 ^ Mouttet, Blaise Laurent (2006) "Programmable crossbar signal processor" アメリカ合衆国特許第 7,302,513号 ^ Dong, Zhekang; Sing Lai, Chun; He, Yufei; Qi, Donglian; Duan, Shukai (1 November 2019). “Hybrid dual-complementary metal–oxide–semiconductor/memristor synapse-based neural network with its applications in image super-resolution”. IET Circuits, Devices & Systems 13 (8): 1241–1248. doi:10.1049/iet-cds.2018.5062.  ^ Snider, Greg (2003) "Molecular-junction-nanowire-crossbar-based neural network" アメリカ合衆国特許第 7,359,888号 ^ Mouttet, Blaise Laurent (2007) "Crossbar control circuit" アメリカ合衆国特許第 7,609,086号 ^ Pino, Robinson E. (2010) "Reconfigurable electronic circuit" アメリカ合衆国特許第 7,902,857号 ^ Ielmini, D; Wong, H.-S. P. (2018). “In-memory computing with resistive switching devices”. Nature Electronics 1 (6): 333–343. doi:10.1038/s41928-018-0092-2. hdl:11311/1056513.  ^ Mouttet, Blaise Laurent (2009) "Memristor crossbar neural interface" アメリカ合衆国特許第 7,902,867号 ^ Kang, Hee Bok (2009) "RFID device with memory unit having memristor characteristics" アメリカ合衆国特許第 8,113,437号 ^ Luo, Li; Dong, Zhekang; Duan, Shukai; Lai, Chun Sing (20 April 2020). “Memristor-based stateful logic gates for multi-functional logic circuit”. IET Circuits, Devices & Systems 14 (6): 811–818. doi:10.1049/iet-cds.2019.0422.  ^ Lehtonen, E.; Poikonen, J.H.; Laiho, M. (2010). “Two memristors suffice to compute all Boolean functions”. Electronics Letters 46 (3): 230. Bibcode: 2010ElL....46..230L. doi:10.1049/el.2010.3407.  ^ Chattopadhyay, A.; Rakosi, Z. (2011). “Combinational logic synthesis for material implication”. 2011 IEEE/IFIP 19th International Conference on VLSI and System-on-Chip. pp. 200. doi:10.1109/VLSISoC.2011.6081665. ISBN 978-1-4577-0170-2  ^ Pershin, Y. V.; La Fontaine, S.; Di Ventra, M. (2009), “Memristive model of amoeba learning”, Physical Review E 80 (2): 021926, arXiv:0810.4179, Bibcode: 2009PhRvE..80b1926P, doi:10.1103/PhysRevE.80.021926, PMID 19792170  ^ a b Saigusa, T.; Tero, A.; Nakagaki, T.; Kuramoto, Y. (2008), “Amoebae Anticipate Periodic Events”, Physical Review Letters 100 (1): 018101, Bibcode: 2008PhRvL.100a8101S, doi:10.1103/PhysRevLett.100.018101, hdl:2115/33004, PMID 18232821, https://lib-repos.fun.ac.jp/dspace/bitstream/10445/4400/2/Final20071109.pdf  ^ “MoNETA: A Mind Made from Memristors”. IEEE Spectrum (23 November 2010). Template:Cite webの呼び出しエラー：引数 accessdate は必須です。 Versace, M.; Chandler, B. (2010). “The brain of a new machine”. IEEE Spectrum 47 (12): 30–37. doi:10.1109/MSPEC.2010.5644776.  ^ Snider, G. (2011), “From Synapses to Circuitry: Using Memristive Memory to Explore the Electronic Brain”, IEEE Computer 44 (2): 21–28, doi:10.1109/MC.2011.48  ^ Merrikh-Bayat, F.; Bagheri-Shouraki, S.; Rohani, A. (2011), “Memristor crossbar-based hardware implementation of IDS method”, IEEE Transactions on Fuzzy Systems 19 (6): 1083–1096, arXiv:1008.5133, doi:10.1109/TFUZZ.2011.2160024  ^ Merrikh-Bayat, F.; Bagheri-Shouraki, S. (2011). "Efficient neuro-fuzzy system and its Memristor Crossbar-based Hardware Implementation". arXiv:1103.1156 [cs.AI]。 ^ Chua, L. (2013). “Memristor, Hodgkin-Huxley, and Edge of Chaos”. Nanotechnology 24 (38): 383001. Bibcode: 2013Nanot..24L3001C. doi:10.1088/0957-4484/24/38/383001. PMID 23999613.  ^ a b Di Ventra, M.; Pershin, Y. V.; Chua, L. (2009), “Circuit elements with memory: memristors, memcapacitors and meminductors”, Proceedings of the IEEE 97 (10): 1717–1724, arXiv:0901.3682, Bibcode: 2009arXiv0901.3682D, doi:10.1109/JPROC.2009.2021077  ^ Abdelhouahad, M.-S.; Lozi, R.; Chua, L. (September 2014), “Memfractance: A Mathematical Paradigm for Circuit Elements with Memory”, International Journal of Bifurcation and Chaos 24 (9): 1430023 (29 pages), Bibcode: 2014IJBC...2430023A, doi:10.1142/S0218127414300237, https://hal.archives-ouvertes.fr/hal-01322396/file/Lozi_Memfractance_IJBC_2014_personnal_file_for_HAL.pdf  ^ a b c “HPが新発見――「memristor」で演算機能とメモリ機能を統合 2010年4月9日”. RBB TODAY. 2014年11月19日閲覧。 ^ Prodromakis, T.; Toumazou, C.; Chua, L. (June 2012), “Two centuries of memristors”, Nature Materials 11 (6): 478–481, Bibcode: 2012NatMa..11..478P, doi:10.1038/nmat3338, PMID 22614504  ^ Barella, M. (2016), “LabOSat: Low cost measurement platform designed for hazardous environments”, 2016 Seventh Argentine Conference on Embedded Systems (CASE), pp. 1–6, doi:10.1109/SASE-CASE.2016.7968107, ISBN 978-987-46297-0-8  ^ “Probaron con éxito las memorias instaladas en el satélite argentino "Tita"”. Telam. (21 July 2014). http://www.telam.com.ar/notas/201407/71782-satelite-argentino-tita-inti-comision-nacional-de-energia-atomica-memorias-prueba.html  ^ Barella, M. (2019), “Studying ReRAM devices at Low Earth Orbits using the LabOSat platform”, Radiation Physics and Chemistry 154: 85–90, Bibcode: 2019RaPC..154...85B, doi:10.1016/j.radphyschem.2018.07.005  ^ “UNSAM - Universidad Nacional de San Martín”. www.unsam.edu.ar. Template:Cite webの呼び出しエラー：引数 accessdate は必須です。 ^ “Qué hace LabOSat, el laboratorio electrónico dentro de los nanosatélites Fresco y Batata”. Telam. (22 June 2016). https://www.lanacion.com.ar/tecnologia/que-hace-labosat-el-laboratorio-electronico-dentro-de-los-nanosatelites-fresco-y-batata-nid1911090  ^ “Startup Beats HP, Hynix to Memristor Learning”. EE Times. (5 July 2015). http://www.eetimes.com/document.asp?doc_id=1327068  ^ “MemSat”. Gunter Space Page. (22 May 2018). http://space.skyrocket.de/doc_sdat/memsat.htm  ^ “MIT and Ericsson Collaborates to Research New Generation of Energy-Efficient Computing Networks - News”. eepower.com. Template:Cite webの呼び出しエラー：引数 accessdate は必須です。 ^ “MIT and Ericsson Set Goals for Zero-power Devices and a New Field—"Lithionics" - News”. www.allaboutcircuits.com. Template:Cite webの呼び出しエラー：引数 accessdate は必須です。 ^ Zhang, Wenbin (14 September 2023). “Edge learning using a fully integrated neuro-inspired メモリスタ chip” (英語). Science 381 (6663): 1205–1211. Bibcode: 2023Sci...381.1205Z. doi:10.1126/science.ade3483. PMID 37708281. https://www.science.org/doi/10.1126/science.ade3483.  Chen, Dongmin; Chua, Leon O.; Hwang, Cheol Seong et al., eds (March 2011). “Special Issue: Memristive and Resistive Devices and Systems”. Applied Physics A 102 (4).  Mazumder, P.; Kang, S. M.; Waser, R., eds (June 2012). “Special Issue: MEMRISTORS: DEVICES, MODELS, AND APPLICATIONS”. Proceedings of the IEEE 100 (6): 1905 – 2092. doi:10.1109/JPROC.2012.2197452.  Tetzlaff, Ronald, ed (2013). Memristors and Memristive Systems. Springer Science & Business Media. doi:10.1007/978-1-4614-9068-5. ISBN 978-1-4614-9068-5. https://books.google.com/books?id=OOW5BAAAQBAJ  Adamatzky, Andrew; Chua, Leon, eds (2013). Memristor Networks. Springer Science & Business Media. doi:10.1007/978-3-319-02630-5. ISBN 978-3-319-02630-5. https://books.google.com/books?id=Mxu4BAAAQBAJ  Atkin, Keith (May 2013). “An introduction to the memristor”. Physics Education 48 (3): 317–321. Bibcode: 2013PhyEd..48..317A. doi:10.1088/0031-9120/48/3/317.  Gale, Ella (1 October 2014). “TiO2-based memristors and ReRAM: materials, mechanisms and models (a review)”. Semiconductor Science and Technology 29 (10): 104004. arXiv:1611.04456. Bibcode: 2014SeScT..29j4004G. doi:10.1088/0268-1242/29/10/104004.  Traversa, Fabio Lorenzo; Di Ventra, Massimiliano (November 2015). “Universal Memcomputing Machines”. IEEE Transactions on Neural Networks and Learning Systems 26 (11): 2702–2715. arXiv:1405.0931. doi:10.1109/TNNLS.2015.2391182. PMID 25667360.  Caravelli, Francesco; Carbajal, Juan Pablo (January 2019). “Memristors for the curious outsiders”. Technologies 6 (4): 118. arXiv:1812.03389. doi:10.3390/technologies6040118.  Maan, Akshay Kumar; Jayadevi, Deepthi Anirudhan; James, Alex Pappachen (August 2017). “A Survey of Memristive Threshold Logic Circuits”. IEEE Transactions on Neural Networks and Learning Systems 28 (8): 1734–1746. arXiv:1604.07121. doi:10.1109/TNNLS.2016.2547842. PMID 27164608.  “MOSFET-based memristor for high-frequency signal processing”. IEEE Transactions on Electron Devices 69 (5): 2248–2255. (2022). Bibcode: 2022ITED...69.2248G. doi:10.1109/ted.2022.3160940. ISSN 0018-9383. http://dx.doi.org/10.1109/ted.2022.3160940.  Simple grounded meminductor emulator using transconductance amplifier, IEEE, (2021)  ウィキメディア・コモンズには、メモリスタに関連するカテゴリがあります。 抵抗、コンデンサ、インダクタに次ぐ「第4の受動素子」をHP社が実現 2008年5月2日 EE Times Japan 以下全部英語 失われたメモリスタを探して - YouTube メモリスタ論文の対話型データベース (2013年) Simonite, Tom (21 April 2015). “Machine Dreams”. Technology Review. http://www.technologyreview.com/featuredstory/536786/machine-dreams 5 December 2017閲覧。  「蔡少棠: 電球vs.グーグル(謹製・囲)碁選手」 – (ポーランド語版) メモリスタの創造主、蔡少棠とのインタビュー 「蔡少棠: 電球vs.グーグル(謹製・囲)碁選手」 – (英語版) メモリスタの創造主、蔡少棠とのインタビュー 表示 編集