乗算器

乗算器（じょうざんき）とは、二つの数について乗算を行うための電子回路であり、#デジタル乗算器と#アナログ乗算器がある。 デジタルに乗算を実行する回路で、演算装置の一種である。 デジタル乗算器を実装するには様々な技法が考えられる。 多くの技法は分割した部分の積を計算し、それを加算してまとめることで実現する。 このやり方は、小学校で習う十進整数の筆算による乗算と似ている。 しかし、乗算器ではそれを二進数で実現する。 ここでは、例示のために8ビットの符号無整数の乗算について説明する。 乗算器の入力であるふたつの数を a [ 7 : 0 ] {\displaystyle a[7:0]} と b [ 7 : 0 ] {\displaystyle b[7:0]} とし、ビット配列とみなす。 この場合、8回の 1ビット乗算で 8つの部分積を求める。 a {\displaystyle a} の各ビットを b {\displaystyle b} にかける。 つまり、それは a {\displaystyle a} のビットを取り出して、その値に応じて 00000000 {\displaystyle 00000000} か 11111111 {\displaystyle 11111111} のどちらかのビットパターンを作り、ビット演算で論理積（ AND {\displaystyle {\mbox{AND}}} ）を実行するのと等しい。 { p 0 [ 7 : 0 ] = a [ 0 ] × b [ 7 : 0 ] = { a [ 0 ] }   AND   b [ 7 : 0 ] p 1 [ 7 : 0 ] = a [ 1 ] × b [ 7 : 0 ] = { a [ 1 ] }   AND   b [ 7 : 0 ] p 2 [ 7 : 0 ] = a [ 2 ] × b [ 7 : 0 ] = { a [ 2 ] }   AND   b [ 7 : 0 ] p 3 [ 7 : 0 ] = a [ 3 ] × b [ 7 : 0 ] = { a [ 3 ] }   AND   b [ 7 : 0 ] p 4 [ 7 : 0 ] = a [ 4 ] × b [ 7 : 0 ] = { a [ 4 ] }   AND   b [ 7 : 0 ] p 5 [ 7 : 0 ] = a [ 5 ] × b [ 7 : 0 ] = { a [ 5 ] }   AND   b [ 7 : 0 ] p 6 [ 7 : 0 ] = a [ 6 ] × b [ 7 : 0 ] = { a [ 6 ] }   AND   b [ 7 : 0 ] p 7 [ 7 : 0 ] = a [ 7 ] × b [ 7 : 0 ] = { a [ 7 ] }   AND   b [ 7 : 0 ] {\displaystyle {\begin{cases}p_{0}[7:0]=a[0]\times b[7:0]=\{a[0]\}\ {\mbox{AND}}\ b[7:0]\\p_{1}[7:0]=a[1]\times b[7:0]=\{a[1]\}\ {\mbox{AND}}\ b[7:0]\\p_{2}[7:0]=a[2]\times b[7:0]=\{a[2]\}\ {\mbox{AND}}\ b[7:0]\\p_{3}[7:0]=a[3]\times b[7:0]=\{a[3]\}\ {\mbox{AND}}\ b[7:0]\\p_{4}[7:0]=a[4]\times b[7:0]=\{a[4]\}\ {\mbox{AND}}\ b[7:0]\\p_{5}[7:0]=a[5]\times b[7:0]=\{a[5]\}\ {\mbox{AND}}\ b[7:0]\\p_{6}[7:0]=a[6]\times b[7:0]=\{a[6]\}\ {\mbox{AND}}\ b[7:0]\\p_{7}[7:0]=a[7]\times b[7:0]=\{a[7]\}\ {\mbox{AND}}\ b[7:0]\end{cases}}} 次に最終的な積を求めるため、部分積を以下のように足し合わせる。 別の言い方をすると、 P [ 15 : 0 ] {\displaystyle P[15:0]} は p 0 {\displaystyle p_{0}} ＋ p 1 {\displaystyle p_{1}} の1ビット左シフト ＋ p 2 {\displaystyle p_{2}} の2ビット左シフト ＋ … ＋ p 15 {\displaystyle p_{15}} の15ビット左シフトに等しく、最終的に 符号なしの16ビットの積が求められる。 b {\displaystyle b} が符号付整数だった場合、部分積を符号拡張した上で足し合わせる必要がある。 a {\displaystyle a} が符号付整数だった場合、部分積の p [ 7 ] {\displaystyle p[7]} を足すのではなく、それ以外の合計から引かなければならない。 上で説明した乗算器を2の補数による符号付整数を扱えるように修正するには、足し合わせる際に以下のように一部の項を逆転させ、かつ p [ 0 ] {\displaystyle p[0]} と p 7 {\displaystyle p_{7}} の左端に 1 {\displaystyle 1} を補う。ここで負号（ − {\displaystyle -} ）の意味に注意されたい。これは符号の反転ではなく、ビットの反転である。各部分積 p i {\displaystyle p_{i}} の最上位ビットが反転されているのは、符号拡張を省くためである。 p 7 {\displaystyle p_{7}} が逆に最上位以外のビットが反転されているのは、減算を加算で表すためである。これは2の補数の性質を巧妙に利用したものである。 なお、乗数も被乗数も負の場合算術オーバーフローが発生するが、無視すればよい。 古い乗算器アーキテクチャでは、シフターとアキュムレータを使って部分積を足し合わせる必要があった。また、部分積ひとつを計算するのに 1クロックサイクルを要した。最近の乗算器アーキテクチャは、Baugh–Wooley algorithm、ウォレス木、en:Dadda multiplier等を使用して、1クロックサイクルで部分積をすべて加算する。ウォレス木型乗算器の性能は、被乗数の一方にブースの乗算アルゴリズムを施して加算すべき部分積の数を減らすことで、さらに向上させることが出来る。 アナログに乗算を実行する回路で、周波数帯域の変換等に用いられる。 一般的な実装方法は A B = e log ⁡ A + log ⁡ B {\displaystyle AB=\mathrm {e} ^{\log {}A+\log {}B}} という等式を利用するものである。 基本的な原理は次のものである。 バイポーラトランジスタで V B E ∝ log ⁡ I C {\displaystyle V_{BE}\propto \log {}I_{C}} となることを利用して、入力信号の対数を得る。 オペアンプで加算する。 1と同様に I C ∝ e V B E {\displaystyle I_{C}\propto {\mbox{e}}^{V_{BE}}} を利用して2.で得た和の指数を取る(これが2数の積)。 （ただし、アナログ回路なので実際には各ステップは、ほぼ瞬時に進む。） 2の部分を減算に変更すれば、同様の原理で除算も可能。 [脚注の使い方] ^ 小島 & 高田, p. 154. ^ 柴田 2004, p. 223. 小島, 正典、高田, 豊『基礎アナログ回路』米田出版、2003年。ISBN 978-4-946553-15-8。  柴田, 肇「乗算回路を作る その1」（PDF）『トランジスタ技術』、CQ出版、2004年8月、223-。  ブースの乗算アルゴリズム 積和演算 混合器 (ヘテロダイン) 加算器 オペアンプ Multiplier Designs 表示 編集 表示 編集