[verilog] add parameter samples, refine build script