Добавил генератор Verilog для базовых блоков