*se crea proyecto logica simulacion
Merge branch 'master' of https://github.com/jml88/tsi206