msimのcoreでsimulatorの-rと同じ感じのlogを吐けるようにした
色々試行錯誤した結果readが間違っているっぽい
readのアドレス順を変更した
fetch phaseとstore phaseの待ち時間を減らした
Decode phaseをLoad phaseの先頭に持ってきた
msimでのメモリ管理を実機に近づけた
phase回りでバグを生んでいたので修正した