Conversor de Verilog comum para Verilog lido pelo parser do ISPD Contest 2013