修改原理图及PCB中有问题的地方
原理图部分
1.ADC差分信号线均添加终端电阻，修改部分电阻值
2.ADC BUF修改部分电容电阻值
3.Analog Pwr输出端添加22uF电容
4.Digi Pwr输出端添加100uF电容
5.调整FPGA线序
6.93c46修改为3.3V供电
7.调整GND网络的名称
TODO FPGA电源轨和线序仍然需要进一步调整
满足以下条件：
1.与ADC相连的IO Bank为1.8V供电
2.ADC时钟输入必须接到时钟端口上
3.Bank 2 电源有特殊要求，需要躲开（未定）

PCB部分
1.调整PCB的方向
2.调整布局时元件的最小网格点为0.5mm
3.调整93c46的封装为SOIC8
TODO
继续调整各个元件的位置以方便后期布线