可以在顶层make，实现python和verilog的结果对比。
将test_sat_bin写成只有一个case。修改了添加子句的部分，但会重复子句，需改正。