Arquivo Verilog agora gera o out também, oops!