Prova di codice Verilog di descrizione di una rete sequenziale asincrona