Fix `verilog-auto-lineup' value; update verilog-mode