PCB：给FPGA添加时钟CO4305-50

原理图和版图文件均已经完成

Signed-off-by: fanhx <fanfhx@163.com>
VHDL：传感器时钟分频完成

将FPGA主时钟m_clk_i@50MHz分为传感器驱动时钟sen_clk@2MHz
并且设定传感器复位信号sen_rst

Signed-off-by: fanhx <fanfhx@163.com>
VHDL：ADC模数转换部分的代码完成


传感器的AD_TRI信号，触发ADC进行模数转换操作


Signed-off-by: fanhx <fanfhx@163.com>
VHDL：修改传感器触发时钟时序

前段代码不rd_rdy_o信号不正确

Signed-off-by: fanhx <fanfhx@163.com>
VHDL:修改时钟部分仿真代码和测试代码

仿真传感器波形，已初步完成，待修改具体参数

Signed-off-by: fanhx <fanfhx@163.com>
VHDL:添加时钟分频VHDL代码和测试代码

删除前段时间添加的简单的分频代码。此段代码中，传感器时钟50MHz进行25分频得到传感器时钟2MHz，传感器触发信号由TestBench产生，
得到G9214-512S时序图

Signed-off-by: fanhx <fanfhx@163.com>
VHDL：添加模数转换器ADC时序仿真代码和测试代码

得到了adc的时序图，主时钟m_clk@50MHz,一个CNV周期20个主时钟400ns。
一个触发周期8个传感器时钟sen_clk,相当于200个主时钟M_clk_i，adc的CNV周期未匹配传感器触发

Signed-off-by: fanhx <fanfhx@163.com>