VHDL：传感器时钟分频完成

将FPGA主时钟m_clk_i@50MHz分为传感器驱动时钟sen_clk@2MHz
并且设定传感器复位信号sen_rst

Signed-off-by: fanhx <fanfhx@163.com>