Ajout du module de test port serie + register
module communication entre port série et register
Merge branch 'master' of https://github.com/ValentinVERGEZ/FPGA_QuadDecoder