数字逻辑基础课程的项目作业，一个Verilog HDL编写的4位ALU。