main.bitの追加

FPGAのビルド（論理回路化と配線）には時間がかかるので、完成したものをあげておく