D1 Verilog minor changes