Fix Verilog syntax error.