Verilog HDL编写的一个简单的4位ALU，数字逻辑基础课的项目。