Agregados todos los .v con la etapa de fetch y de decode listas.
Agregados todos los archivos del gordo, con los tests de la etapa de ejecución listos
Merge branch 'master' of https://github.com/lucaslt89/pipeline_vFiles
Creado el pipeline de la figura 6.22. No se porqué me tira varios warnings y no me genera nada porque dice que las salidas no estan conectadas en el módulo pipeline. Revisalo gordo, y avisame qué onda, pero creo que es porque el pipeline es el top module y todavía no lo tenemos conectado a ninguna salida de la FPGA, por lo que no serviría el hardware.