Top level wordt correct gegenereerd

VHDL nog ongetest.