create Verilog ROM module
ROM model