PUMP_AXI4_TO_AXI4 のポートの型をすべて std_logic_vector に変更した. これは Xilinx の IP Packager で自動的にインターフェースタイプを推定させるため. IP Packager は型が std_logic_vector 以外だとうまく推定できない.
Xilinx 用の IP として使えるようにパッケージを追加.
Readme.md を少し変更.