initializeの引数でcontextとparentの順番を入れ替え
Verilog::Register::Registerにwire定義を追加