Scan des Schaltungsentwurfs, mit einer Grobskizze für das Leiterplattenlayout